MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 5770|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1193

积分

金牌会员

Rank: 6Rank: 6

积分
1193
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
+ E" K; }, }) u  f, @input mcasp_ahclkx,
; d% s& J4 [% c: ~- J! c7 |input mcasp_aclkx,
! l+ _: c9 q: h+ G1 [+ cinput axr0," T/ K: k: F" o) H% G; R
3 x6 Y9 m& p" x- g
output mcasp_afsr,
  _9 i% v8 o/ F3 q& woutput mcasp_ahclkr,- X2 e0 S0 E+ Y3 N; I) M7 v
output mcasp_aclkr,: n! b, O4 M# V( d/ m
output axr1,* ~2 b+ L2 P1 E( t- v1 N
assign mcasp_afsr = mcasp_afsx;
* K9 v6 ]  e0 }$ s6 ?& z$ [* Y5 Passign mcasp_aclkr = mcasp_aclkx;2 v5 @" f( r# |' Z7 K+ d% q2 ^
assign mcasp_ahclkr = mcasp_ahclkx;
( C& e+ p* r% k- j% l0 |( e* Hassign axr1 = axr0;
0 a3 L5 B" t& {/ g
8 {% b  h  a. E: ^
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

- {0 S4 j; H1 L' U, H- _' Z" d
static void McASPI2SConfigure(void)& w) X1 o' Q; P: U. b
{" Y' {. w: \+ _* {: O* c
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
' v4 c* e) _- y8 ?+ H! yMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, k9 c% j/ G: J6 |$ C  G; H% CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" O# [' h! R$ W1 d/ `McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */: u; O4 g' k  d8 s5 R: S" J$ e
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. i  i& u3 o3 G& v) \9 D
MCASP_RX_MODE_DMA);; F3 m: Z# s: c# N0 C5 G& R, k/ ]
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ A% |) |9 f! B( a5 ~( ?
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
! `  v+ e5 w8 cMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- c7 o, ^2 F# `0 IMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);4 H9 K1 j+ F. \6 x4 e6 n, d; i6 }" T
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 5 Y9 G6 t; o2 w: Z
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
) X' e! X/ k( K( S9 EMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);; t: C5 J1 v- V! ?7 D: s
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" h; K$ f2 {" ]5 N  H" |6 ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,# a' T) h. L  g1 ?4 g: U" J2 e
0x00, 0xFF);
/* configure the clock for transmitter */
" h2 t* v/ Y& i' j% z7 ^McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);, i) W) U) d8 `& E5 q
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);   O0 d! J$ {! [$ H& E
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# W% y7 g/ D& ^3 M) i9 R3 {: M0x00, 0xFF);
' E8 i' n, M! E0 e1 ^# \( B
* c/ C1 P  s) N/* Enable synchronization of RX and TX sections */
5 O0 A* N" R( h6 yMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */# F0 d! T7 m* v  P
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);# c, A4 v4 r! W4 G3 }
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*8 `) c5 |' f, [4 v& P0 ~
** Set the serializers, Currently only one serializer is set as( n1 a0 ]: G. t9 l2 S! l  n
** transmitter and one serializer as receiver.6 S9 q/ `9 k; C
*/
, X, S5 T6 \7 D3 G2 H' Y7 LMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; r  n, Z+ f! R3 ZMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
$ p" N) L6 z! c** Configure the McASP pins 2 @! z& D- U, `/ w
** Input - Frame Sync, Clock and Serializer Rx7 J" L6 x4 b, Y, m& p
** Output - Serializer Tx is connected to the input of the codec
* @4 C2 e. c" D. b7 w5 h  h*/  }/ I0 ^8 Z/ R0 u1 Z& \- [
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);2 t1 _& n6 z9 U! T2 ~0 H' C
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));2 P9 |0 D% y% z8 T+ e
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ n# P9 Z8 U* T" y| MCASP_PIN_ACLKX
2 l3 m, F' R0 K  w5 ]' \| MCASP_PIN_AHCLKX
! F$ C# P8 S4 @' h" O/ k* E$ Z| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
6 u) |! A" \' M# ?) P; f/ W; SMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 2 d: m5 @" u+ T5 }2 j% G
| MCASP_TX_CLKFAIL 4 A( x6 K, I* t3 \" J
| MCASP_TX_SYNCERROR
$ e- o: Z0 g: M0 b9 m| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ n# d1 k2 t( X+ L/ [9 t* M# N| MCASP_RX_CLKFAIL
: n  b% E6 q) ]2 |$ J5 M| MCASP_RX_SYNCERROR 6 M- Y: c# |% K7 G. W0 Y
| MCASP_RX_OVERRUN);/ W' |% C+ ~, p8 `2 r
}
static void I2SDataTxRxActivate(void)9 @: W$ u2 ], d8 m  O
{
. b/ b( H4 q7 @# K8 {; G: }/* Start the clocks */* j0 k, B+ N, |. P
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);2 [1 W* B, Q2 s2 y/ B
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
. Q7 E8 n2 j4 ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,' A( g! Q4 `! W0 N0 a8 O9 c
EDMA3_TRIG_MODE_EVENT);3 L' |; c. ?! \; u7 F) b2 f
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
5 H  Z' [( ?& D1 ?0 `EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
% q* _& v$ L# nMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);  F' H# C# K7 _
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
( B; a+ q3 Z* T$ V7 H3 x) Lwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */, n9 s8 e$ r0 U
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);( s% }' [) Q" G1 }8 `* ~* |
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);2 g- Q4 D. F, ^+ y8 v
}
0 z5 N6 m! s0 A2 H: @
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
2 b/ B3 F8 M7 ]1 d  F" ?1 T, N
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-5-3 20:06 , Processed in 0.036283 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表