MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
2 N+ `8 K8 D  Y; b. F9 j* rinput mcasp_aclkx,
# }5 u: z. Y  `3 h* e. @1 c% h, @input axr0,

output mcasp_afsr,
4 I# ~: o8 H$ v4 |' Routput mcasp_ahclkr,
( U# n4 ^: {7 G  G# W" loutput mcasp_aclkr,
output axr1,
' w. Y2 X$ d" R3 Z  X0 w

assign mcasp_afsr = mcasp_afsx;
2 O8 l, A) Q: ]4 o  |  b/ eassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

/ Z$ h" o7 D0 @) r6 b- f4 ~
9 t4 m+ u1 a* v' `- D" s& E

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

' x& y- F) t. }1 Y* t3 t( {

static void McASPI2SConfigure(void)
# Q0 V+ T! s( I4 h1 ~{
+ \7 E/ q6 J# q6 G/ j$ F( b$ Q0 O+ FMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
' A3 B; {, p" ]7 |McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! I$ M7 Q  S* I  \5 CMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. a# U! }" H$ JMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 g, e) Z6 G8 T: b2 ~* ]+ }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  _, U7 K* U% bMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
. G( I3 L( C/ J  I6 q6 V$ SMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) ?: K" R; y$ e* w0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 V% z6 l5 [4 E) B+ C' f" d  q# LMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 U# @% t, l" ?" \5 |, XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: U6 T+ L3 `1 y  p2 g' q0x00, 0xFF);

  K0 Z% L  f! L: f4 Y' o- b/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% U5 i0 `0 _# vMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
8 Y1 B0 u& }6 U, B" h** Set the serializers, Currently only one serializer is set as
8 v" R2 `8 V: Y! {  e** transmitter and one serializer as receiver.
*/
. H2 F/ V) i; E. `/ L) hMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- Z/ q$ ?* k2 _' X) XMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 l: j% d* l( b3 H  ]** Configure the McASP pins
  F' p* c! X8 [6 Q) {3 ?1 O** Input - Frame Sync, Clock and Serializer Rx
- }5 |9 |9 Q3 I: [3 e( p** Output - Serializer Tx is connected to the input of the codec
. v9 @% y, O6 c5 [*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
+ i5 R; @2 @7 ]. C9 ?9 O5 [' _! A| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
: Y4 T" G8 {- D) e7 j( a4 k0 f| MCASP_TX_SYNCERROR
6 ?% J( E! M5 T$ x% d, Z4 M| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
. F9 T% y$ ~* E3 ^+ a' i- G6 X; q$ N| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
- D% r. F. E4 u4 B0 x+ \9 W4 vMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
5 A, Q4 `, N9 t" q, a8 V% f$ ]EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* y$ }% F( t: d/ u* e. g" GEDMA3_TRIG_MODE_EVENT);
( F- O& n& t7 d' S+ `4 @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ c, y" @) W! I+ Q4 N6 o7 [# a( ^( REDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 y% M: j& x4 h3 _McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ l) \+ d. j4 Q' l- M, y* }, @while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
1 `1 {2 r+ R; r) q! T" A) uMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
; C, c* R4 t3 L4 b0 k6 M4 b}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 }% m( D; u. Y' ]% U* a