|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,/ n: N1 A! c4 |0 d
input mcasp_ahclkx,
8 H, Z, O; i# E0 `input mcasp_aclkx,
9 N) J8 r2 M0 oinput axr0,
5 F6 n" }$ u4 D, g4 l& j( D' F& f% g# v3 b- l7 p; E& m+ G
output mcasp_afsr,2 S* r/ l& t6 q) g' Q
output mcasp_ahclkr,
; C/ X6 I' r+ M! c/ ^' Soutput mcasp_aclkr,% b2 ~4 [! T2 g; M7 V
output axr1,
6 f. j I* m: w7 D) C assign mcasp_afsr = mcasp_afsx;
7 F" w8 e+ ~# M% L6 J1 d: l3 m8 ~) nassign mcasp_aclkr = mcasp_aclkx;3 N2 f% L$ u/ |% r# @5 @6 C% w
assign mcasp_ahclkr = mcasp_ahclkx;+ p5 {7 d9 R$ l+ ?* q3 B3 q( z
assign axr1 = axr0;
: i$ C7 L0 C$ C; s6 o5 C6 i. u) q: m5 J, @5 @1 L3 M# G S
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
; I- K+ A$ F8 n$ u/ _+ S. F; G: ]static void McASPI2SConfigure(void)
8 D* a1 j6 w7 W1 A* q4 a$ x{
+ q8 ]. L* a. V- jMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
9 ^$ |1 f; z9 Z# \2 s4 M% jMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */+ x1 u' ^* @1 X' Z0 {
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);7 t/ g' i0 d* `! ]6 H$ C/ u
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
2 S- p' b1 g" L% y( oMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 I1 I) P" ?; S9 ^( T8 x
MCASP_RX_MODE_DMA);
, j* r# e- v( u, N! MMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 Y. ?$ b1 ], G0 x: l! _MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- Z! @4 z5 r. P0 S' p6 fMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
* {& ~- D% H$ {- a* O7 T/ Q. wMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);+ S* U7 b& w2 d8 A7 s: W9 r
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
Z: j) i7 X4 o4 }! C3 S' s2 w5 dMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */) h1 q1 ^' ?# ]* y! P5 |
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);5 q$ v0 q: F. ]
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 E4 U; ^& t; V8 t6 PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,1 Z% U1 v! i! }# ]
0x00, 0xFF); /* configure the clock for transmitter */" ]' N( ]! `) C K, T8 W' y$ R
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 |6 e, J4 W- R9 f1 j; @1 h# ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ; E9 h0 I/ w" T* y( X2 t* d
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
' X9 T! S) d0 `. q0 i+ A0 v0x00, 0xFF);
) U( W' t$ {8 x$ W+ t) x; k; \2 S ~; \" X, z' K
/* Enable synchronization of RX and TX sections */ ; j$ q6 y! T2 G A4 g" X
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */4 R# a1 c! l! y" s6 m8 u7 X4 b
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);' f' e, D' o: ~! q
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*; b9 b' B* g+ I7 j- _
** Set the serializers, Currently only one serializer is set as6 _ |. F2 N( i- M$ X, {
** transmitter and one serializer as receiver., m+ U) T C: P6 j+ }2 [) _1 \/ v
*/
7 |9 u- B+ o, {7 ~! ^McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);. H, ^+ O+ V9 R+ k* B% e0 E
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
8 f8 I8 i* h* U- y4 Q/ I** Configure the McASP pins 2 I- l1 s t% o5 `
** Input - Frame Sync, Clock and Serializer Rx# z9 N8 G0 Z2 h6 w+ t2 @
** Output - Serializer Tx is connected to the input of the codec
1 K, Q1 [. O1 ~% q+ L. n*/! j; T+ g4 U7 V8 r
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
, J; ^8 b# N1 Q6 L5 vMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));% d; g3 @/ S6 f
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 u% [) {% A8 g& ~# N W8 p) P| MCASP_PIN_ACLKX
9 a. D; a' R+ _2 L7 N3 {/ T| MCASP_PIN_AHCLKX
* N" O$ B& u* W' W/ @0 H9 R| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */! G% F0 z5 E4 e; F6 ?
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 k) F5 l2 ^7 \2 V. u| MCASP_TX_CLKFAIL
F' |* f3 V: ]9 || MCASP_TX_SYNCERROR
8 F8 j8 n8 |5 f$ P4 z. W) O| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 7 L# Y1 n, N2 z; d2 y" H/ s2 r" k
| MCASP_RX_CLKFAIL0 {; F. e4 R3 [% Z1 h0 E
| MCASP_RX_SYNCERROR / W, t: }7 v3 Q6 {$ k
| MCASP_RX_OVERRUN);# J9 g2 |! P! m/ @; M
} static void I2SDataTxRxActivate(void)$ k2 W% l9 b0 G0 S0 T; v0 n5 t: h
{
% z: P2 h6 t5 C, K3 B: |: x! k6 K* o/* Start the clocks */
: w/ `0 a1 v) Q$ ^McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL); c, Q; t1 z5 M2 J) ?5 _8 {
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */5 d1 ^8 @6 L5 B# \' @* b$ G' g& A
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- Y. B. Y" ~. P0 K8 r; rEDMA3_TRIG_MODE_EVENT);% c" T/ A y* V' p8 S7 n8 ?. j m
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
. r. D6 }8 t; v$ q, N6 @8 lEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */& ?4 g9 X5 U# B$ n, l
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
2 A# o+ ^* f6 ^4 r0 jMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
1 L3 B ?! p" u. P5 v e# Gwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */: R: i+ l2 A* d K
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* o6 X6 I% D- R8 l. x* ~McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ B, v, M1 J3 P2 }} . I/ V$ G4 f1 q$ N+ U8 p# @/ V: I
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. ( q. m- h6 k: z
|