MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13059|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
. z1 K  l7 a; s9 s0 A! ^5 `input mcasp_ahclkx,) ~; o1 U$ J' \. V2 A+ P$ r. h* K6 s
input mcasp_aclkx,
  w, m% o* D1 c$ H; |input axr0,' U5 i, G$ G9 i  N* v

8 k, g' @# P  qoutput mcasp_afsr,
7 n5 k  ]4 _  M3 t1 h) S( qoutput mcasp_ahclkr,) p* K. ~( G6 L. o7 p2 c# x" u8 M
output mcasp_aclkr,; N. o; d9 d& ?; |& a/ e0 U
output axr1,
1 Q8 r: u* B3 A* e9 x
assign mcasp_afsr = mcasp_afsx;
" B$ U) o4 x3 I) iassign mcasp_aclkr = mcasp_aclkx;
0 s- R# ?9 N- t" }( {assign mcasp_ahclkr = mcasp_ahclkx;- d( s9 ^6 E; L; Q
assign axr1 = axr0;

( O: e* g$ Y% c- v7 c7 r1 T
' p8 S+ E4 B* s- B1 O
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
4 f6 ?% d2 s0 x6 L- b* K
static void McASPI2SConfigure(void)
9 b% a8 ^/ w/ H) A+ i  ~. g{9 N% u( ]8 x% s  A5 w7 P
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
, A& Y* K$ s% E$ BMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */$ M" P- n% \# ?1 W2 K2 ]6 C
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);1 M8 l3 c. d. R8 v3 C0 w6 r
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */& r/ \; V1 j& K6 N/ Z0 R. ?
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# F. n+ {: H. W0 P* _# y9 UMCASP_RX_MODE_DMA);8 f3 H8 |7 O  N; Y1 t3 _6 p
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 }  M% i; P& E# l7 o8 P" OMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */, Q7 f' J  k; J. B+ k& H
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 D/ o, Z' q) C& a% p6 y5 X7 }9 oMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);- a: x. p( z2 v8 H( |% H' n
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, % L4 c! h3 w" P. t: C$ m2 u/ A
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
5 V& a) H, f9 u7 G# nMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);* o# m1 M* d& @5 [% R8 i7 |4 W& |" k
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 0 P& V0 g( w% s8 h9 m9 R
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,( q" O* {$ M! c2 _
0x00, 0xFF);
/* configure the clock for transmitter */
8 W& z# ^% w1 [McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);  ^' B) u; y& v: P/ A0 o
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 w' z# X4 h$ J6 m
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,& }! w: g+ ~7 a5 E" n$ f
0x00, 0xFF);
) H. a/ i- {( F8 F5 ], _% _# p3 I+ K* _0 B; ~( d
/* Enable synchronization of RX and TX sections */   _  y" {" @% [0 Y4 h! O" N
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */9 d; D/ d) h' P0 `5 i
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);6 W9 |" W& j. d7 X, I$ o
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
4 _* Q8 @1 U7 \9 B% Z: E** Set the serializers, Currently only one serializer is set as
+ F6 ~) q0 P+ M$ A5 d** transmitter and one serializer as receiver.
+ B* c/ ~/ l4 H& z  C& _7 Y7 `*/
& D& p7 M: W  r6 s7 N1 ]McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);. g! g: ^7 z# G  w
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*: t. s: z  @/ h/ a5 t2 D
** Configure the McASP pins
  z9 e( I  O/ c) {** Input - Frame Sync, Clock and Serializer Rx' ?: F' n" a! K  ?
** Output - Serializer Tx is connected to the input of the codec " \" {1 a+ m6 \9 T: x
*/8 ~6 g, S( d$ a9 j' t; S. W7 ~' `
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
9 L; J) a2 F) \9 d0 H3 T# FMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));: l% q5 ?+ @) F  Z# m' i1 U' {
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX8 h* ~# Y$ X" m% W! V4 m9 B
| MCASP_PIN_ACLKX8 e" p0 j( G; ?' |9 d( V
| MCASP_PIN_AHCLKX. ~9 d6 G  [/ ^1 H8 q
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
& J  g( p$ V8 s& y1 j- f' DMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 j/ [& y" c( [+ y" m
| MCASP_TX_CLKFAIL
6 x0 Y, l) Y6 B7 @) n) R5 d/ t| MCASP_TX_SYNCERROR
4 g1 ~& r) _( K% k; H0 V  U: {2 M- Y3 P| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ! o7 K  Z3 r8 |  g* V
| MCASP_RX_CLKFAIL
. o. R6 f% `8 n. p! `" [# j5 k| MCASP_RX_SYNCERROR # w. r4 D0 @' N' y
| MCASP_RX_OVERRUN);
4 ]& W% b  h; C6 }2 [2 r}
static void I2SDataTxRxActivate(void)
( G& a9 k5 d, Q{5 H; A8 V0 K, z$ U! H
/* Start the clocks */
" |6 D7 @* z; h* I$ KMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! ]+ P3 l9 Q% w8 D% P, y; D% ~McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
+ d% I. Y' I) d- W% wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,0 s8 Z+ J3 Y5 Q1 U* u
EDMA3_TRIG_MODE_EVENT);" h2 v0 `; }& U$ q
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 }- H2 ^3 m2 P$ fEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */% k( L' D2 Q: g" K& x( v5 V  ^! Q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 ^, a6 R( \5 Y$ I, f" M6 iMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
* m6 \2 _( g( y$ ]+ l/ J9 f* twhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */5 \' V& ?4 {2 R5 G
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ v& K( M* n) IMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 T2 l' v7 W6 |9 j) F1 B}

! u. {. O' l% L. U
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

4 G5 m7 _2 t  F% r4 K1 P- [' `
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-8-15 20:12 , Processed in 0.040432 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表