MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13568|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
/ O1 Z5 u/ y/ W: W9 cinput mcasp_ahclkx,% H" R) v  J( ]: @0 V5 e
input mcasp_aclkx,
9 A* i- {2 A: n6 P9 J. xinput axr0,
; `. t; O! H& P
) O! w6 B6 W' G7 qoutput mcasp_afsr,9 b* [8 e( g$ ?
output mcasp_ahclkr,
% G1 r7 m- C5 J) foutput mcasp_aclkr,
" q4 W- a, U% E& c+ Joutput axr1,
7 D+ c2 `0 ^0 v" f9 p- A
assign mcasp_afsr = mcasp_afsx;
4 X+ V6 j; ^* n) A  Kassign mcasp_aclkr = mcasp_aclkx;
$ l6 h) F( X( ^4 h9 o  jassign mcasp_ahclkr = mcasp_ahclkx;* r7 s$ x" A7 e1 b7 m7 X
assign axr1 = axr0;
! j) w4 E7 o8 e+ l! M2 b

4 r9 W* U2 `* u4 g2 @3 l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
: g7 L! @3 ]  K: O# `9 q8 P- F
static void McASPI2SConfigure(void)
+ |- ~" d6 _9 ^- i% f+ v* l: q{6 M$ m$ n! @: y; c  r
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% ^7 W4 z0 W# N. fMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
  Q7 ^$ a, f# |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);! [4 ^  d7 T, ]- p& M, I- I+ W- {+ z: Q
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
+ }/ s& g5 t- G5 u6 n* RMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. W. L  |- X8 D5 Z4 G0 SMCASP_RX_MODE_DMA);
/ b/ n' m/ `2 g, LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 \- \) G7 o) I' y2 p
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */. |8 u; _" s- o
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  v! n4 K: U$ `' iMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ E. y: n. ?3 x9 n) xMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 s# p4 y" h: }+ q0 j- r* GMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */. Z1 z4 j, i; i4 s3 V# W6 m* m+ X+ E
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);0 [6 G7 Q! K& P; l8 w: h! B
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); , b- c6 n6 ]- U+ a' H% J
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
% l  ?4 \: y- I0x00, 0xFF);
/* configure the clock for transmitter */
0 M: u3 [& l7 zMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
+ A1 E0 I7 Y. A) u' k- J7 EMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* O" \5 a8 d6 I# P) A& j( rMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* H( p9 ?9 _# ?2 C0x00, 0xFF);
7 A$ n7 ~' A$ E# o4 K8 S* ]1 e7 G8 H& y
/* Enable synchronization of RX and TX sections */
2 P9 D& T* V; }2 R4 f! q3 G& @McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 g! Q) b2 W4 L4 n5 _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);" \5 [' @, C% [- r# i
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
8 Y% A$ ]. j7 ?% j# m) l+ _, ]** Set the serializers, Currently only one serializer is set as
9 f5 O7 D8 r+ n- s5 q# t0 c** transmitter and one serializer as receiver.
. K* C% n6 A$ g8 V* _$ f*/' b( x3 J+ J# }- m/ Z3 m
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; s# O7 \  d' J: EMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*2 d. m$ j( e3 j- B7 I& p
** Configure the McASP pins
, G& I! a1 U" v  H( k' u** Input - Frame Sync, Clock and Serializer Rx
* s$ B; k% i! G& C6 V** Output - Serializer Tx is connected to the input of the codec 2 s- T8 J! X  W/ K. b- Z$ F
*/
4 w* g* z5 D& l0 lMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);9 h2 k, r' G. n# R) W
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));; I0 m; A% O  t8 Z8 E
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ r* J5 w+ f- {( q/ I9 s( N0 {| MCASP_PIN_ACLKX
4 L% r: u: V0 B4 ?7 O" U- q  D6 n| MCASP_PIN_AHCLKX; {5 H. X) Q3 s6 v% M' h
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */0 i7 e( x! p1 _5 c$ k* y
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: m( h# G" D9 D& z& ^| MCASP_TX_CLKFAIL + p9 P* g$ r/ v
| MCASP_TX_SYNCERROR5 @: M2 z, q' T
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% s$ H! w4 `) w1 `| MCASP_RX_CLKFAIL
# Y* q1 S- n: f0 {; N| MCASP_RX_SYNCERROR
; `3 i1 t) n0 S% j| MCASP_RX_OVERRUN);
7 O) n- |% D* J}
static void I2SDataTxRxActivate(void)
+ F6 k1 ?* m/ N( v$ c& c4 n{* l3 K3 n# O% Q; [  G, H) J8 F
/* Start the clocks */; _: _: V, F* N+ \% G- ?
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);' G  S1 M" a; {6 H' X6 w' ]
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */! ^6 Y3 w6 s# \- B) [
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,& Y0 X5 u0 b* P, p' Q/ L
EDMA3_TRIG_MODE_EVENT);# I4 `2 c7 Q' `  H+ M
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, " G2 S  t. M  b& n
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 s+ L* H1 i" oMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);' }  l# I( p) f( w" y4 m, R
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
/ l; @1 b% y+ `# H" Gwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
' W/ @$ R) R9 D+ G; R' n* qMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( F3 T6 T8 |8 ~2 G1 ^' F* dMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);- r4 @  `2 h% p$ y; d0 v
}

$ ]2 _" h: i* v2 S4 p
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

$ @) {5 U  m: z' V, x6 p
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2026-11-4 22:06 , Processed in 0.039456 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表