MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 q, z. d) m3 n- c( Dinput mcasp_ahclkx,
) G. V# U9 [4 finput mcasp_aclkx,
input axr0,
/ Z: x- j! F9 E3 I5 E4 Q0 [
output mcasp_afsr,
- Y  }) k  R  e1 g7 ^# `output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
1 d% {( O& s8 ?" Z. e' h& eassign axr1 = axr0;

; u, V9 p) I4 v# m+ l& J! `

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
4 j7 ^7 W% f& `4 r  a" w{
8 k1 I5 w( u- n' T2 P( SMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" M9 Z, \8 l$ ~. A- _! a, EMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
+ T, `+ J( b" J% a! Q% Y" WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 F! r% i5 ?4 F6 y6 L5 zMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ F! i7 ]" |' KMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
: \! C2 ~) r6 Z$ o8 H/ CMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 h# E' N3 k; IMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) y3 _  Q( K, OMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
7 V" h1 A0 x3 c) S0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
9 _7 ?" m0 ^+ E7 H
/* Enable synchronization of RX and TX sections */
. `* _1 L, D) G/ i2 Q, qMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 z4 w$ V' P; R, i  G% MMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: K7 I7 [7 v' A1 {5 }1 s3 MMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; R* e) B7 F+ F% w  u3 I** Set the serializers, Currently only one serializer is set as
' D* k. C: V* o! k. j$ z! [; Z  m** transmitter and one serializer as receiver.
: j) ^+ _; E- V  P3 ^& H*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 L" g" _: \% uMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
9 u8 _0 t+ K+ h** Input - Frame Sync, Clock and Serializer Rx
1 j: v9 O; ?  f/ j! P. S** Output - Serializer Tx is connected to the input of the codec
% ~0 r: m: ~9 W- A# C' l*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" f2 Z$ p& ?1 v& E+ b9 zMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. h3 d' q) \" B% f8 Z5 o| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
$ ~7 O3 ~% M- [" Z& L, n9 Z1 l| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( M7 v# Y1 l9 y3 `$ O3 G- O| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
# i8 Z3 Y3 F% ~| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
: T- b( W1 s: R| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
' Q7 I: Q8 ~: v/ Q0 J/ C) M/* Start the clocks */
, u- R$ f% y0 Z( n4 I8 ~. `McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
9 y" s' ]: ?( H0 T8 yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ K' [7 ~+ n. I8 zEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
2 @" [1 b. h$ t' `7 xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
+ N. B# s6 b% [1 Y" s8 U6 mMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 P/ U* |: f2 a- `0 s; n9 UMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  _3 ]" H, G6 Z9 Y+ M}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.