MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
- \9 U! i' N6 f8 J# `+ g- A" Rinput mcasp_aclkx,
7 J4 V# @0 r$ x$ s  H# K% p) {input axr0,
* c) Q" q; T+ T- Q& r' d
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
+ i- j# u# w% C" p$ L' _/ }

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
. n$ l8 E* o0 R' cassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

, U. \, M1 D8 F1 S$ ?5 W0 E3 [0 e4 @

static void McASPI2SConfigure(void)
, i( R) q2 e' m0 I{
# ?  J% L4 ]7 ~; KMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ T/ B8 t' q: OMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
3 j. y: ?+ p3 |/ C. u' AMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 t$ L% k* a8 T1 IMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 f2 ~! u: p+ k6 p" E$ n: k; n, P; qMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 f9 ]" g6 |) _+ oMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ Z) F+ c0 \  DMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
/ p" [* R9 s& O8 GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 w* ?; S  E+ v* G2 lMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
3 ]3 `$ ]/ y! h8 WMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 y# D, O% C' N0 w1 B" {0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 V) |6 b6 X* O7 }/ z5 u3 c: xMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
! l) B, Y+ T$ f4 ~" q  _4 H0x00, 0xFF);
2 c) V  A3 C% c
/* Enable synchronization of RX and TX sections */
: }( I9 N2 [0 e0 K. Q0 M/ KMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 ~+ n- R4 H4 N8 _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
7 g# w5 z- T3 B% c: h$ w** transmitter and one serializer as receiver.
*/
# x" k7 d4 b+ w3 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) D+ k; A, J/ y# z% u- VMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
+ E/ @: n( M+ U, J) n8 e3 F. C' O** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
8 J- N+ x+ `6 r6 }' S9 h' c  aMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 @* D9 W# [  _6 M* KMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ k+ {* m0 D4 @4 o6 p+ N| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 }* h5 @) ]( N# A5 w: Q4 M! {( L1 E& y| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
, }( m  P. ^) Q$ n7 D| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
8 k! r- ]8 ^6 c8 G| MCASP_RX_CLKFAIL
9 w3 Q8 H/ S, a: x9 \+ j| MCASP_RX_SYNCERROR
$ H2 W% ]- v. f$ U" l| MCASP_RX_OVERRUN);
1 R( h+ X9 M$ X}

static void I2SDataTxRxActivate(void)
% w5 q5 N% ]2 m  b  p{
7 n+ w5 F, e8 e' l0 k4 D6 V0 v" u. B/* Start the clocks */
% s$ m0 d! E  R; n' @McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
- N5 i5 x  F$ ~. x5 I2 B9 mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 l! J: Y/ U  B( C* ZEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- H& h/ [1 c2 l, H5 NMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

1 e! C3 g* u4 J, @% C% d# K

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 G0 b3 x% _% K2 x