|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,. n# V$ I7 f1 r! v d8 [- _2 b
input mcasp_ahclkx,, s5 A' Z& j+ D+ t2 x1 C& q1 P: |
input mcasp_aclkx," {2 d2 B- t5 B2 i
input axr0,. A# Y+ Q. c4 L; m2 ~0 T
! x$ ^, g6 g9 V
output mcasp_afsr,
8 V5 l8 M5 |0 youtput mcasp_ahclkr,
* A8 `" g4 _! [1 {4 ` B' ~5 }5 N0 `output mcasp_aclkr,5 Q4 \9 W7 ]" \6 S' r
output axr1,
3 t) V2 V; q$ W+ k$ J! G assign mcasp_afsr = mcasp_afsx;( Q5 f3 ]# q" @( ^9 U3 S
assign mcasp_aclkr = mcasp_aclkx;
" A7 ]4 ?! T7 n! G" b2 P: Wassign mcasp_ahclkr = mcasp_ahclkx;
- A$ w% [3 h8 y* u! J z( b5 l* bassign axr1 = axr0; ! l% f+ y) H4 L$ }' ?, r
: y/ R& `1 W" }, D8 J3 |+ r* r2 c
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 6 d$ K; Y: o" N
static void McASPI2SConfigure(void)3 R0 i" r( D6 J! d
{, }3 h- R* y# R$ A3 j
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
( j1 \) e3 a* o& PMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
3 W) c1 z7 H9 dMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);/ K. ?5 \: B' A
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units *// g$ |* k/ @( t B; b
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,/ k% C1 x2 T3 K, C
MCASP_RX_MODE_DMA);8 ]4 c1 [1 Z# P* d# \: h8 Y# T' W
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE," M6 A- w* E$ `
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */8 T" V% R- ~. R! q
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! i$ U. T6 D5 z8 a, `; C* s( sMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);3 U% F9 K4 y- ] I: V
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# n9 A5 q* B/ F ] ]4 k+ FMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */0 N6 K* w& I% n5 N+ _
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; S! p& H. B8 |" RMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
0 P- R; N+ Q- k$ z+ T! c" m" L% wMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ e2 K% b2 t& Q5 S6 \0x00, 0xFF); /* configure the clock for transmitter */
$ t+ W* k$ M6 r4 w" q% SMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);. i* t& T/ k6 L* w2 T8 R
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 3 j2 F4 _6 E$ T" Q' b0 Q
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 u! P5 S1 |" x( v8 w0x00, 0xFF);
% ?: m1 A$ Q* E$ Q& ?& m' e5 j8 ?9 ?! c' _% c
/* Enable synchronization of RX and TX sections */
' @' [; c: |. [+ b: nMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
! l% d& B& H0 e8 xMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
- x! E; l& s6 n* zMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*6 y% |+ Z$ J( m, o Z# s
** Set the serializers, Currently only one serializer is set as; }. F. K0 q4 i" s: a- @
** transmitter and one serializer as receiver.
. k; T2 R0 r$ u3 ]5 o1 [*/
& P+ D6 d) F6 w' i9 OMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
% X8 [9 W/ H$ Y* l, MMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*8 n& Y9 X' y3 B/ G% x6 v
** Configure the McASP pins - w9 I2 U! E5 b h$ q8 x) N
** Input - Frame Sync, Clock and Serializer Rx
1 w6 r' q2 X% k" W** Output - Serializer Tx is connected to the input of the codec % `! _4 Y4 n8 U
*/
) s9 z' {) t9 e* r, oMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);) s9 ]: m; a u5 Q8 @6 r# P
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 A6 y/ L3 G0 w/ e5 y5 B+ ]- }# A
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX& W. w5 a/ R% j7 z; L. m4 p/ j
| MCASP_PIN_ACLKX
/ ~% J' I- ]) b& ? t| MCASP_PIN_AHCLKX4 x$ g5 G! c# v2 w* P0 p l- o
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
- E/ P! ?2 i2 Y _McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 i1 O4 k; F# Q2 s% R! C6 n0 X
| MCASP_TX_CLKFAIL
' `# s9 M ~$ ], }& m| MCASP_TX_SYNCERROR
& }; r; X8 H( Q| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 q7 |( b' j& f7 ]: b$ S9 t| MCASP_RX_CLKFAIL
/ K1 u9 L' R* S! e| MCASP_RX_SYNCERROR
2 R# v/ Y. J: W+ L* L+ q| MCASP_RX_OVERRUN);8 y' J( p3 i$ R% h
} static void I2SDataTxRxActivate(void)
. {2 `- b& x, R0 P, y* [6 y2 Q{
% ]& S7 o) [- a$ Q$ P5 o/* Start the clocks */
1 k# F$ M# |/ I. ]- [0 iMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);; w9 s7 q6 w* a! f* G
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */1 [0 |( q/ u0 P$ T# N
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,/ L& j9 B- _2 `7 t! J
EDMA3_TRIG_MODE_EVENT);
+ \5 K8 @0 t5 L( nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& J( b& y+ g! q h! O( e5 x: WEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
; \6 U& [5 ^& u( k3 M. w5 hMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);& f5 X+ ^# a2 L9 Y
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */ P$ O2 q- f' S/ g
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
: D* Z; \1 ~& X) p7 F CMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);2 P$ Q# c% Z0 P6 W. w, B" u- O
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 w; `* r# |& v3 w}
- Y4 A: {- ~9 F+ d! ]# }请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. , M: M, s0 {2 I8 j
|