MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
, a: X4 K7 A) _& rinput mcasp_aclkx,
input axr0,
2 j, h9 P# z! Y! @4 A
! Q8 n0 a/ j7 c1 B0 toutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
! V( H8 B9 A" \( ?( Y$ u) g7 _

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
5 {& U. m5 C4 I' r  ]6 ~9 oassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

6 N3 U& P% g9 P: l5 q+ t  c
" q) w! g. }; y- g& ?

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& l0 I1 f! u- ~( z* F8 O$ }* U

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' i5 i) ?  D: H, I/ }McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
" p$ z, P) W9 B2 HMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  u" y: z# |# c: r0 NMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ s6 `( u; x: m5 u' BMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( F% \6 ]. L" U$ X2 D, A" sMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
% b& L" S$ U, q8 ^6 ?' jMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 l" ~' g% `  T2 u0x00, 0xFF);

3 W, b+ A2 }4 r7 u3 w/ G0 C/* Enable synchronization of RX and TX sections */
: ]& F* h8 C; \3 p7 N' ZMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
" j) ]/ B# d: v" _8 G! l- S1 r2 F3 DMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
3 s$ {, a9 t0 @8 O. zMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
0 S( p$ o3 T) j5 d5 ~; m% V! M$ f** Set the serializers, Currently only one serializer is set as
4 M2 ^# ?0 Z0 \8 P- e, I** transmitter and one serializer as receiver.
" t  w3 [5 D" V, A! z9 Q8 `*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& }/ P: u! s& U; P: CMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) d( G' B" Z$ j9 m: Y8 ^7 E** Configure the McASP pins
/ m* ~: |& N8 U7 E6 J- g** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
1 t# j+ L9 a" Z9 l*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- F6 K, Y; {  i; ?8 T| MCASP_PIN_ACLKX
- ^$ K  z( A8 G9 N( g, c+ j5 c| MCASP_PIN_AHCLKX
0 H8 h% t0 u. v* D' ^5 k  F| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
) z+ G# \6 _4 ZMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ L2 d- Z2 i" \6 D9 M) x6 v+ L, v| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ \0 j: ^# P) t% P8 G: J' `) F| MCASP_RX_SYNCERROR
7 `  q+ }# o7 E+ W1 c2 G| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
' j4 T4 u0 S" t4 _( A" @7 n! f{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
/ H5 R0 b- h# n* n2 GMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
. e- M+ {( _$ e# V! O1 W$ |EDMA3_TRIG_MODE_EVENT);
' E( p" D/ [( I2 A) R1 i: P. _4 G$ p& zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 c. K5 z7 L$ t2 Z6 PMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& E2 k9 L8 y8 S0 S% pMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
1 g  I* _" F: H}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.