MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
/ f8 ?8 B2 S- M3 p; U/ M) ginput mcasp_ahclkx,
, X6 j  j' @: U7 Oinput mcasp_aclkx,
& z, w2 N; f/ C& a) l1 m4 finput axr0,
7 s! C: z6 ~* E5 }) @! ?
2 z" b2 l3 F9 s  Qoutput mcasp_afsr,
3 [9 f; o$ R# Y. Moutput mcasp_ahclkr,
4 A9 x2 v3 v/ Youtput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
$ s/ z3 w' C0 E  massign mcasp_aclkr = mcasp_aclkx;
3 j, i, H, B, l. w( [/ J4 Q# G: Z2 v5 Bassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

6 X$ `1 @* f9 C( J) u3 H/ M+ ^0 b) Z
0 r9 B( K. H8 F  f1 ^. c& n" T

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

3 g3 ~/ H6 `4 `" m1 j! H  M& u- E

static void McASPI2SConfigure(void)
{
2 H2 X  b" J3 kMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' n" ~/ `8 Q# D2 h+ EMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ ?/ M: Z- M' L8 S2 ?8 ]) X# @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& `) [, @8 k1 _  [' EMCASP_RX_MODE_DMA);
# F! U5 L  G5 P) v8 ~# EMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; I7 d/ F/ [( Q9 h; u! LMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 O) z$ \2 F' u, ?McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% J+ g- a) d' L; v7 \) e) k% I5 ^MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
, ~4 ]- f) Q" T8 X6 KMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* a6 h: h6 p1 C; B0x00, 0xFF);

/* configure the clock for transmitter */
, `! W; P' p% n/ q( X: X3 M5 qMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
6 D2 i1 ]& {3 }$ E3 OMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
  C) \  r0 N; P8 Q% KMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 E# l0 t6 b& i; a, c$ HMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
" }4 y6 o. }8 A8 I# F% t2 z  O** Set the serializers, Currently only one serializer is set as
4 H9 h& q7 b- X' Z1 g' Q% Q: i** transmitter and one serializer as receiver.
# F5 w/ v! x, l/ L*/
* w" M, X: |" YMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
$ Q" z& A$ [( T( C; V1 i) n** Input - Frame Sync, Clock and Serializer Rx
6 a/ u+ h6 z% H* Y** Output - Serializer Tx is connected to the input of the codec
) C) Q' U) z4 t  v" x*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
0 i$ E' o( @0 R4 K) cMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
& y4 u+ f/ Y+ \4 U% d1 p| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. G2 P- k. d( Q) M- V# ?| MCASP_TX_CLKFAIL
' k$ D+ r7 S7 S/ @| MCASP_TX_SYNCERROR
9 z$ F. B  ^+ h| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& p$ T/ a/ F' h! @| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
- Q+ ]# j" X9 L" B}

static void I2SDataTxRxActivate(void)
! a% ]3 \1 n% v5 k* x* r: R{
. k. M+ N' Z/ r$ o) s" t: ]/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
3 }: G( Q- k. g0 W4 ZEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* |! {: ~9 r0 d! n4 K' zEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
1 L  M! Z$ ]. e! Z  sEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ z3 j( w3 H8 e, H/ ?; d% jMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
) N  G% y& z3 N4 @' E: h/ ^0 \- Awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' d& w  G0 ?* N* Y5 ]! n. AMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
: H9 y# m2 C' Q0 h}

8 f4 U7 u7 A& ~

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( l& \* s) U: K6 E7 \8 T