|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,& x T. k5 h- ^4 O) {
input mcasp_ahclkx,: }1 ^; x6 T# J% {& _
input mcasp_aclkx,, t( ^9 K. t/ W- L
input axr0,
0 v H$ D: l0 N. K) u- h2 h2 a6 k: a! w R- o7 L' r, a" F
output mcasp_afsr,
, Y) h1 w* q8 S& I- A# zoutput mcasp_ahclkr,
' \# z; r" K. o7 d R3 Woutput mcasp_aclkr,6 _0 M k% Y' H3 N5 o
output axr1,
$ Z& r, E5 N8 y: U3 V" ^; ` assign mcasp_afsr = mcasp_afsx;, f6 {+ q3 S$ t
assign mcasp_aclkr = mcasp_aclkx;( m' L/ V* V" f6 c6 h0 P* I4 }: o" j
assign mcasp_ahclkr = mcasp_ahclkx;5 T% S) ^7 s: i$ i* r2 P6 x
assign axr1 = axr0; " j0 f+ |# m$ E% h( H7 g
$ s7 S5 a2 Y) M$ G在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
6 ?1 N$ E/ n5 k3 [/ K3 {: {: ]1 fstatic void McASPI2SConfigure(void)
. c9 U( v0 r6 p C9 z{: n9 O% k G5 M
McASPRxReset(SOC_MCASP_0_CTRL_REGS);0 F# z* Z# H P' t2 L
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */2 |$ P' l) o' b9 Y3 r4 w+ ?
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 D* K5 @# p/ F' b8 }7 XMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */7 {. c! T) U' Z4 ~
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- ], i& b" x M
MCASP_RX_MODE_DMA);: I- I9 g! \, _' H
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& h2 n" U) ]2 _" \7 `; J2 n0 Z
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 G5 w8 Q, A2 c2 AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# s- `% q: J. ^: l' KMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);& |# `( o, y& D, S) `
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 8 l, R6 t0 y6 S- r6 b
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */1 Y- Q: b' j+ ^
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);8 b- U5 e8 _, F# I6 _ W
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); / P" i9 Z, e8 b4 x" x5 a
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,7 q% b' O4 S1 ?! y
0x00, 0xFF); /* configure the clock for transmitter */
2 l' d, o9 T5 C5 {McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);) k4 I5 p' y$ f7 a' b1 d4 H/ a0 S3 U
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
3 w0 ], Y0 L, [4 N2 V3 M3 {McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 ^# n' {1 h: ?9 l5 O0x00, 0xFF);
2 }# a. V: J" @' [# Y y
/ R) W3 q; ~8 H) v v7 }/* Enable synchronization of RX and TX sections */ ' W2 r' ]2 W1 h; \7 ^' s
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */' i' D/ R3 v- E4 M$ f. \- a# ]9 |7 ~
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);5 t4 R/ @) q: \* K
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
5 R) F& c% A) e** Set the serializers, Currently only one serializer is set as
4 M1 D' F& C: ~! }6 l. J# g0 k8 I** transmitter and one serializer as receiver.2 D% a! S6 b4 _ L5 _) S. i
*/
/ B( o# t5 Z, i, \McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);$ y( g0 V* f" m- B
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
$ O3 p& T, m; t$ R" ]** Configure the McASP pins
1 K, ?- L. j. D** Input - Frame Sync, Clock and Serializer Rx
: D H! b) k: m. L7 t/ Y' O$ T** Output - Serializer Tx is connected to the input of the codec 8 C# I) t0 n+ D C
*/
3 T' t C$ {# k9 q2 r) [McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);! k4 R+ i1 c; }' W' K7 Z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& Q" r- M7 D0 @" O5 W4 C& H/ x/ A, tMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX @; t- Q2 B; {, |2 f* W: V
| MCASP_PIN_ACLKX
% k. [( O' d; Z P5 v1 q, T| MCASP_PIN_AHCLKX
( r( n5 \# z" {5 E, s5 ~& l k| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */3 l8 \: q2 t8 ]( W2 M- H1 l- U
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR . O" g4 }: t7 z
| MCASP_TX_CLKFAIL
8 o5 |5 D' Y7 B, q! Y/ r$ a, C| MCASP_TX_SYNCERROR+ x3 ?7 `! R* j0 ?" d, c# d
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ) W+ f w- E9 P' q8 o9 _0 l
| MCASP_RX_CLKFAIL
, t' ~( E4 ~; ]4 `9 c# E! G5 p+ p| MCASP_RX_SYNCERROR
7 {2 O5 q( H- r5 \2 p| MCASP_RX_OVERRUN);5 g9 Z4 e4 v0 L; y4 U6 M% l
} static void I2SDataTxRxActivate(void)
1 N$ j0 ]7 Y* k) {{- V8 ?! B- X* L; y7 @/ }3 U+ {0 }
/* Start the clocks */1 M" d+ j: r4 i4 X. {: ?
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);2 |6 O2 @( H$ n& K! n& j; u
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
@1 n8 |% p+ u( Q5 T6 vEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX, b7 k$ g; V9 u
EDMA3_TRIG_MODE_EVENT);% b+ J8 A/ Y2 d% B' }$ m& s
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 t+ P8 Z. h/ PEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */: X! M- b' s$ ?5 V
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
3 ]# }+ \" e3 k; a: i: S. Z! ^McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */6 j: W7 O& ^% i6 d9 g4 f4 G- |
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
7 K& ~; z1 j( E0 q. s; q! p7 J. E/ PMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);1 S" T: k7 X: ?" S7 f; W
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
: i! g) i9 X0 j% F) c0 H) r+ l} $ J/ k Q, a- K- k) c
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. : b) Y; j6 V$ h( h
|