MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
( i) D; f- w- Q) K9 winput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
  o& M/ c4 @. p# W, l1 y5 V
output mcasp_afsr,
, n5 n5 b5 n) ^' V& \output mcasp_ahclkr,
# @! z9 U! \4 D; x+ \output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
6 ^/ L# C+ i: t7 [assign mcasp_ahclkr = mcasp_ahclkx;
6 E0 `" |! i3 S/ Hassign axr1 = axr0;

; k& m) P  V5 W" |) p

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& v. F9 I4 r( w) k  k

static void McASPI2SConfigure(void)
) H+ N/ f3 x- ]0 w{
5 a# d& ~: Y; i% q4 ^9 KMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 e  O7 u- D7 F, i2 O% z9 V8 wMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! S7 \' l( H2 d, ]McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 H1 {2 ~% s, j, R5 |% M$ t/ [MCASP_RX_MODE_DMA);
3 ^6 w! k7 u& x, p. U& S$ ^7 fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 D0 a4 U3 H1 V  EMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  ~7 i3 X& _2 M# `3 y8 }3 ?& dMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
# t. n) |, x2 ?3 YMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 _* B7 c2 a4 j8 v- G' fMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
# D4 S  O" z7 S( n5 c( I$ }* {McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) ^: Z1 J: w' w8 H1 m" OMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
+ ^$ C' S1 r* s+ j% e7 eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. F) Y3 C. _: U8 U/ \- C: |2 tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
0 N& u8 ?, r, e1 h6 J9 I% j4 `
+ i. _% \' ^( K7 @/* Enable synchronization of RX and TX sections */
, [- Y* ]+ U* K0 O0 i) ZMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
, w4 g* b# N3 B1 O, Y5 e. dMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
: c: I, [- ~. _8 y1 q0 B** transmitter and one serializer as receiver.
0 l. N9 v" T3 L8 q& y  l* D8 i$ d*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
4 q0 N8 R. e: l6 f& G! o** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
" }! T# E3 @1 V  G8 n*/
$ h# `9 d# a) p3 ^McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) e5 I" O0 z2 q, f! |6 {- u) WMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
( s, C" P0 U5 k, ^3 Z8 R5 p. i* u. @| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
9 n" e) V  P4 q5 t$ K* I/ LMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
7 S" X$ |8 \* l5 }8 Y2 [  Y| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% I5 _4 H0 C8 |  m% ^2 ?  c* N% V| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
: j# {& f+ @" F6 n5 W5 |2 h}

static void I2SDataTxRxActivate(void)
% S# t% _+ j+ j3 B' {" t$ Z: G{
/* Start the clocks */
; {( w& \( z9 v+ ^! F- T/ |- oMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
# Y& _2 a2 ~5 u7 q6 y9 ~McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" ~4 W' B: [. _. c2 C# x7 l% }EDMA3_TRIG_MODE_EVENT);
* u' C4 e5 z6 A/ wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- a+ x) b1 M6 G/ C5 P7 R' l6 nEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
' Z6 l. k8 r0 o) L$ Q3 n/ iwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, n- @  C, L3 C3 sMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  V; s- P6 r( C5 \' m" P}

% E( a; n7 D* ~% T2 Y3 V

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.