MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 Z+ Z  u6 @/ e' Finput mcasp_ahclkx,
1 z: U7 o0 j2 m& d6 ~' ainput mcasp_aclkx,
input axr0,

6 t9 e% @0 S+ T3 W7 \output mcasp_afsr,
6 W  J5 Q: k9 z* i4 koutput mcasp_ahclkr,
  ^0 {& L' ~$ xoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
4 r$ v$ P& V. X, G2 b) Yassign mcasp_ahclkr = mcasp_ahclkx;
2 s* V: x# J1 i6 u; _+ n) Vassign axr1 = axr0;

' A# ~+ C! X2 A' k* @7 s
. r) C- G) ^5 e( J" \

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

2 p: ^: M, H5 j

static void McASPI2SConfigure(void)
1 Q* H) W$ `& D8 U  V{
+ o/ X( F$ h6 o% D2 @! jMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
1 y9 F) }  Q7 T$ G# MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: X# P3 l& a4 X- H5 P! _3 pMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
1 o8 ?: T6 W) N6 C, y  KMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 e: c/ g: e3 G, v6 Q7 O2 \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! j9 L" K" `  T6 L3 O# XMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 c9 G  t6 {: B" SMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 U0 W& u, m$ F% y3 E" |' pMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
9 T6 h; L6 N. g6 ]8 uMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* b+ N' j/ Z! K9 T2 ?" dMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
# h' d1 I* }% r, @0 e5 x1 I% eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: C$ ~4 w/ h2 _$ Q1 D) vMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' M+ W  d. g- u& P3 A0 u/ g4 sMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
% ]% R6 o8 L0 n2 n* FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 H) m( |7 P3 D6 VMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 [+ q: n5 f' k6 G; j** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
9 P5 {  v3 ?& L6 }McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ r, c& |2 y* |- w- ]McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: d& B+ {7 b  \' q/ h/ K4 lMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 E$ g4 ~6 U8 D9 s- C& T0 x| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
8 Q; ~$ O( Y5 e! v; C, DMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
/ `" L+ J7 N) @| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
1 M; z0 T1 q4 O| MCASP_RX_SYNCERROR
+ ~/ ~1 }- f3 {5 P4 ?4 O' N| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( a. ~  o' g& W" e! {McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 a3 Y9 |! K  H" o" I6 I% TEDMA3_TRIG_MODE_EVENT);
0 q5 _! U5 o* j: J3 |' w$ LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 S$ R; \$ K, L6 ~' i# g) s: hEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
- V1 Q3 ~" Z) d6 @; S$ _; E* U; @+ Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! U& l( _8 a* L6 h& G- i, O& i' kMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( t4 Y! _. O$ J: r+ m0 F1 f  V% XMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
7 e$ S: \, r) Z  E* g% A# I, ^& u6 X6 o}

* |! u: r! T, D; ^; i  J; e; B

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 V2 _4 s* x* Q( R: f* l1 {