MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10222|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,- k) z  h" M/ }" ^
input mcasp_ahclkx,
5 A" c! [8 S! \input mcasp_aclkx,
  p3 K9 V" o0 I% v# Yinput axr0,
' J8 u$ n, t1 m9 g* A: j
, F. M7 [# m3 D# {7 @0 G" boutput mcasp_afsr,
+ {. T7 z8 m. }. f9 J+ moutput mcasp_ahclkr,2 j, Q% f& @/ ?+ E. s3 n; S1 }
output mcasp_aclkr,
. f$ r$ u8 G6 s4 @1 \output axr1,
% r1 }3 }$ g8 L! n0 L" \
assign mcasp_afsr = mcasp_afsx;
  R' U/ [& t! Aassign mcasp_aclkr = mcasp_aclkx;/ x4 o1 b6 y- R2 u! M: v; e
assign mcasp_ahclkr = mcasp_ahclkx;' R; y0 |5 D: h. ]1 t% c) H: z
assign axr1 = axr0;

2 L$ x+ {7 G) Q. K  b& {( H) _- w
  t' `; o& B0 }2 r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

/ e6 u* F5 }' j
static void McASPI2SConfigure(void)# h* s, o5 d) Z2 [7 V8 r
{: K$ u# F5 A& G  S  A
McASPRxReset(SOC_MCASP_0_CTRL_REGS);) Q; g) I: f" W" f8 C
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
' }9 _1 O1 f- U1 X5 G  \% }& FMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
- a. M, Y* O8 ?4 BMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */2 v- Y6 w, ?4 G- x6 p: @; S; a6 d
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ U% i) S- D" B4 Y' qMCASP_RX_MODE_DMA);) c* q' p$ c( v' \: e
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 ]5 b, f- n: l5 J- A& EMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */0 g3 n* o+ z) Q6 z6 U' f
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 0 Z; q% o8 V' b- @
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
& S' k2 t9 R3 k4 B5 y; zMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ @' b9 c  p/ E! uMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */3 G& Y: N* n7 o$ r( K
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);7 p, b1 ]6 b* s5 [4 G
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 2 i  n  R1 x, W6 G# V
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# U5 o+ I; d# ]. S. P0x00, 0xFF);
/* configure the clock for transmitter */" o) a; k2 r. K" U8 r. P5 J1 r
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);* n1 P6 Q" [. I9 f  c
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 0 D# j; D$ E+ w
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" N8 ]' S$ O1 S# x0x00, 0xFF);
0 e7 R  h2 o! v% p6 _0 h% w) x8 T5 T$ U( u
/* Enable synchronization of RX and TX sections */ # x/ a& X- Z) k. r
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
9 M3 Y" E) Y' @: M+ m' bMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! u* y& K+ }4 ]! h
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*, j" Q) F7 X' \  g9 N2 X
** Set the serializers, Currently only one serializer is set as! U$ ]3 k: ~( v
** transmitter and one serializer as receiver.& n8 X1 @5 ^- H
*/" m4 ^' n2 d6 ^1 b- D6 j& O
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ J! b1 {. _# HMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
- k  U- s6 v# m% i4 T** Configure the McASP pins 2 ^# I( S1 ?' [& Z; I+ o4 s0 O
** Input - Frame Sync, Clock and Serializer Rx
: ?7 t7 y" o' Z5 _8 o1 G: \** Output - Serializer Tx is connected to the input of the codec
. o- U+ h7 e0 }6 w% p*/
9 s: o8 Y4 q8 h, a# z8 SMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ z2 H' A: }( H8 MMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));. C$ ~; J/ N+ c' Y- J) t
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX: W- e# H7 s  y  u
| MCASP_PIN_ACLKX8 A. \. d( ~0 ?. S1 r
| MCASP_PIN_AHCLKX
& Y5 q( f4 W/ ~# o/ L; h| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */0 r4 C0 h, F% e( R5 p! z% d
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; P1 ]3 d- a, N: b| MCASP_TX_CLKFAIL 6 p3 p! L# C2 P  N- G6 s, g+ G' v  y
| MCASP_TX_SYNCERROR
9 @8 i$ O- f% B6 \| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR / }& W$ K7 J7 K! H7 P0 E
| MCASP_RX_CLKFAIL
2 h8 J9 n( Z& t# m4 b; N, I' f6 {| MCASP_RX_SYNCERROR 6 x, A; N& u  g; U1 o" ^/ _( j
| MCASP_RX_OVERRUN);
1 B% \, g; [" J4 w6 n% p}
static void I2SDataTxRxActivate(void)$ e8 `0 G' G  |7 z' K7 x+ ]- u$ V
{7 l0 x1 [" O* }: V9 n
/* Start the clocks */2 A- X' h# C6 N3 q3 w
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);- }, Z, |/ i: `
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */7 ?8 M% R* l5 l# p% l, w
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, L$ ?8 x7 ^+ B$ n2 ^4 vEDMA3_TRIG_MODE_EVENT);0 Z# g+ x5 I; _8 t( @/ W
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ( P& j/ C  q7 _3 K
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */8 Z; n, D  B( M
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
% D1 k  @# T! {$ N/ A" w) zMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& g% i0 [+ T" z
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
5 O' K. `7 ]+ E) n: ]McASPRxEnable(SOC_MCASP_0_CTRL_REGS);8 W9 P8 a  N8 F' @6 z  _
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
& H& E0 ?- G$ H4 g5 |' t}
$ _/ f5 E% z' q  }6 ^; q. E/ a' p$ W
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 d" B& C8 k7 M, k" a- J1 m
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-1 00:47 , Processed in 0.040938 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表