MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
% Q/ x% c/ h& ~( f( g6 T5 a0 Ainput mcasp_aclkx,
3 r3 B  U# [6 ninput axr0,
8 i. U- u  U9 @9 T9 }/ o5 F9 J
output mcasp_afsr,
6 ]: U! G  ?' F. Voutput mcasp_ahclkr,
) S8 J, i* o7 J& Soutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
' J- q1 U- u+ J1 Wassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
) z, V& g9 ]) n/ Sassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 j; T( k' P2 \$ W

static void McASPI2SConfigure(void)
{
8 ], l8 @# Y. n9 X5 WMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
! B5 d6 }2 s$ Z9 o3 `3 k' oMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
; U$ I6 g! R; Z/ V9 J* t/ NMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) Y* U: I9 Z+ o! r6 e0 _/ o% z. ~MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. |9 T- K# Y& E, `  ^% tMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# T/ w' @( z3 C+ J/ j& AMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
0 e+ \* X/ Y5 @& G3 T  PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
4 P% C4 h2 u3 N1 eMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  h  f9 L; W  FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* P2 |  V) h# }6 I- f  {McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

% ~7 m# f% G+ m4 e! Z: x9 @3 i/* Enable synchronization of RX and TX sections */
* {* e0 u9 \8 g* a9 h' \McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: |+ a9 b+ M  E/ s/ {) qMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
! S0 Q% h+ i  c** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
6 h& z+ }0 A, a* S0 E6 v$ N: W8 o*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
0 _- K0 e+ {2 W: ?2 e. x  ?** Input - Frame Sync, Clock and Serializer Rx
( b: M/ \% B! x) ~. m3 A** Output - Serializer Tx is connected to the input of the codec
# p0 ~  t+ ^$ v. v*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; T! t* d# i$ a$ x; OMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
8 e. C" s& \6 x2 P) ^, l. B0 R| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
8 L5 T8 G7 Y; sMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 X* q8 @0 z0 H3 T8 k9 [0 W/ {| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
' k) F, S- }% _  [, G| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  z2 |2 X+ q3 p7 p7 a0 _' L| MCASP_RX_CLKFAIL
2 c! s, J' v: l' Z9 X5 ]3 E; N| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
5 d; r# V9 H8 ~}

static void I2SDataTxRxActivate(void)
1 d: t: ^/ {# T/ x! ^{
! {0 @0 L0 q2 i  @# {+ d/* Start the clocks */
9 L, l5 ^4 D% n7 b( v: F$ F7 o- MMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& ~) i, c7 \" a5 H0 G4 y1 {! [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
" ?9 m% @' U' J- s. XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, b5 F4 L, J) N+ @9 ]% sMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' C1 D8 v2 _+ J! r1 ]# jMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
- m0 A/ _9 R4 p6 d+ I  n6 V}

. w4 @4 B0 L% u9 R/ E2 A2 C

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

0 }' y; R  o5 n2 c