MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
" }5 u' @2 s( v* g( @# r) \input mcasp_ahclkx,
4 o# T$ b- H6 L0 e+ d: ^: N/ G- b  Zinput mcasp_aclkx,
# t8 v# @. y! A4 ~+ r/ {8 E# {2 Kinput axr0,

) o. {8 k) r% l8 [, Y. ~output mcasp_afsr,
6 T( F8 Y7 ?3 [6 X% p) r  l1 moutput mcasp_ahclkr,
* l! p1 l  W6 w, f; S6 o. ~( qoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
! I  E' _0 j+ w& q- m) M) ?5 hassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

3 e1 X  q; Q5 f

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
+ E6 m1 p  M% B% F1 jMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
% o( \  s" S3 R, a! LMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 I1 q6 e- `* D4 V: VMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 C# o2 M  d" v& }; _$ O3 w0 \MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
4 W. g% Y; S7 ~, i' ZMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ o) V- ?3 y: x) ]6 [5 j7 |4 \McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 c1 O& d2 J9 w% EMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ f4 I2 `0 O( D0x00, 0xFF);

/* configure the clock for transmitter */
, l% O+ H" Q( |. v+ cMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
7 I4 a, g6 [: c# u. ?  ]* eMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

7 v4 E5 g7 |1 l. E- w" Q/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! y( [% g9 [3 m: OMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
- V$ Y5 \3 ~! O& o** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
( o! U1 j( g  K6 W) F, ]*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
6 S4 F; c$ ~/ u+ e+ A** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
, Z1 S& j& }6 L8 n8 p** Output - Serializer Tx is connected to the input of the codec
; D5 R7 I$ w) x' a% s*/
3 y6 w3 d7 R0 ~  |McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  W  l% v3 G( c4 L7 UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
# [3 W3 V( K4 a, c: H, v1 E| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
7 G# s6 X) D" M' G& xMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 v! J/ U! o' @- d) s| MCASP_TX_CLKFAIL
+ ~8 d! |! j6 n' {| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  z) k  a5 b7 A* Y' w) U1 d| MCASP_RX_CLKFAIL
, y( |/ v2 R8 p) B| MCASP_RX_SYNCERROR
* S2 W' W4 N- m8 _; y0 O9 T| MCASP_RX_OVERRUN);
7 N2 R2 |# i& z$ D" ]% R6 K! Y}

static void I2SDataTxRxActivate(void)
8 k' G) J. O8 R; t{
& d2 t$ c9 n. i) H6 f# E/* Start the clocks */
, A4 w- w3 B7 e- G" KMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 V5 A4 k( q" C+ WMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  \% o7 X6 _' Z. _( M8 L3 BEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) Y1 O# U4 K: c) s4 q1 S2 ]: \. eMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

) I: W; A) R4 T& P& N3 p

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.