MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
1 P9 n( n- r4 m! Y! c  i$ U: j  X' hinput mcasp_ahclkx,
input mcasp_aclkx,
* J2 o# Z0 f& X. N5 n: Ginput axr0,

output mcasp_afsr,
2 j; F% m' S5 Q1 koutput mcasp_ahclkr,
5 b" e! j$ l: u5 Xoutput mcasp_aclkr,
output axr1,
$ R" D9 [" Q6 o$ K8 s5 W# U* `# p

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
8 R+ M/ P. i; O0 C% e  ~assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

& L. U% M, q- k3 ^- W8 b- V
& ^4 j9 R. \0 R3 p- s

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
. |& r  ]' _4 T3 D/ \{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
' W# H* J- q. |$ y, b* @6 RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
) Y; K$ y: c. P2 _McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
8 f6 F( Q4 u% L5 p- z" P8 A" `McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% V7 z3 \; {! fMCASP_RX_MODE_DMA);
4 F# G/ o2 e1 BMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
% D0 k7 n( [" y; A" |9 k/ OMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
2 F" D) f3 b( S9 [- x3 IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 f! A% N( w+ ]! _9 n- q" ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
0 `! S0 C8 I* V+ S8 K/ w; x, vMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
  d8 d, K6 q* p! n2 {1 b' k/ c0x00, 0xFF);

/* configure the clock for transmitter */
& f9 \7 w8 o+ e( a* ]2 xMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' }" l5 s3 h8 h; i8 `McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  g) G; J6 b+ Q3 r$ T: d) `McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
! N7 X) ~& C0 _0 a. B- f; V
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
; X' d! S$ c" V, }McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
& d& L- X% @! C( g, R** Input - Frame Sync, Clock and Serializer Rx
) \6 U9 }# C- O' N% f** Output - Serializer Tx is connected to the input of the codec
- M- f3 b/ w$ w5 V*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) F4 ~0 P# k  wMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# F1 U0 Q! x) u; o5 n; W| MCASP_PIN_ACLKX
- ]# s- }8 d' }8 G0 E) ?| MCASP_PIN_AHCLKX
- p* n/ F2 Q" _7 ^+ @) \5 X2 I| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
' A# ], e( x8 J5 S  _McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
; Y& {. t' T* E0 s$ `| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
' ^2 ?2 L# e( r! u3 ^1 m4 O1 Q( X# \}

static void I2SDataTxRxActivate(void)
{
! z/ a) A1 R/ }$ ]7 V/* Start the clocks */
+ @8 }. S9 e; @1 U9 \McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* m  Q! A. s+ r5 iMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 r9 S' _+ t# d7 z! V; G0 tEDMA3_TRIG_MODE_EVENT);
! ]9 o- o4 U2 D! t$ ?EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
6 U# j! c5 f: \2 \" W2 yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( Q6 d5 a0 q) s! @9 fMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 R7 \% L7 D# A, V$ L. k}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# [2 {' L$ Z$ A) u