|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,* f$ b) O/ u* p# v- W# S( q7 I
input mcasp_ahclkx,
3 m4 k8 |. V" c. H. q* Einput mcasp_aclkx,3 O5 F5 U& c y) W' N+ j
input axr0,! c& t8 y$ r- d/ x5 N! a4 e
: [# i2 W* m' A* ^3 @0 v9 c4 _
output mcasp_afsr,
; W7 e; W5 v. w2 r; qoutput mcasp_ahclkr,7 O( g( M7 B5 {" p3 ]
output mcasp_aclkr,
& b, s( M) n+ L7 L. y* Zoutput axr1,
# w8 E- _0 A1 K+ L assign mcasp_afsr = mcasp_afsx;
3 G+ P1 L% V4 ?* r% R0 e* Fassign mcasp_aclkr = mcasp_aclkx;! T _, I2 v" U3 _1 w, Y/ j# i
assign mcasp_ahclkr = mcasp_ahclkx;0 ~! N' v2 Z5 H
assign axr1 = axr0; , r& ]" f G/ ^$ A
1 J: H: _( r% q& ]2 X
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 1 c! B9 \3 a& T$ U' k% |9 X' @! n
static void McASPI2SConfigure(void)
$ a% F% j8 y# w; e/ c9 Z; R8 l{" e5 S+ V0 W) e+ K; ]. G# A
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ J1 H) |1 e9 @! V3 `! iMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
5 k4 u8 W. o& b" M: e! W4 lMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
( [& d3 P# [6 D0 FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
( G4 Y( d0 u' C( _* Q& _McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 @" N9 Y" \' }: c" dMCASP_RX_MODE_DMA);
: B! x# c- S7 D3 P1 }& n& }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# R, Q. G$ X; }- }5 \3 LMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
& z2 f" e/ Q# p8 jMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. { H C7 B: y# |6 j% C8 W& rMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- ~ u$ E ^8 hMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
- u {; j0 |! f+ J) S9 u# VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
3 I. m" \8 U* H* H d. ^8 h- D3 nMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);. Q' d( S- d# F0 `" f# R
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ! D- K# W% Z# f: w4 H
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,) u$ p& m0 D, j4 D$ d+ z
0x00, 0xFF); /* configure the clock for transmitter */+ j& ^" G* ~$ j; c7 f1 ?
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);2 x; s) Z6 d8 L. C
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 a q& P6 ~' _5 `2 l& l; }
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,6 Z! l5 l2 u% V$ Y
0x00, 0xFF);* o7 ]8 ]3 t N7 `; Q- e
[+ x4 l7 _1 c: f I) v: M2 W
/* Enable synchronization of RX and TX sections */ 3 D# W# w8 y5 |& D6 x# @
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */' Q0 M7 \" Z. M! ?
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);0 e) z; i z$ j+ _2 Z7 w
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*' ?* K5 A0 x e* m# v* Y6 f
** Set the serializers, Currently only one serializer is set as% v8 e/ w* h! E' y
** transmitter and one serializer as receiver.
7 x4 d4 y% B1 g- x$ G8 k* N*/
* c" j2 ?, M6 i' R& a% A1 dMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
L8 Y6 x$ \* k4 [$ w9 ^McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*6 P) U% Z& H8 p& z: c6 u$ Y) W. K
** Configure the McASP pins
/ Q- @; s, Z7 H5 b# F& A8 `/ L** Input - Frame Sync, Clock and Serializer Rx2 e' K d) m, |. N4 e9 t5 ~
** Output - Serializer Tx is connected to the input of the codec
0 a- U9 \2 Z9 d. `* @* `*/
; [* B& |& T/ [# D# b! ~5 ?4 sMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* `3 H6 i8 L+ M; @( [5 m5 bMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));! Z0 u& v. }/ |! N
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( B3 Y5 t7 C* x: y/ F4 ]# k| MCASP_PIN_ACLKX
1 i& o+ ^7 K1 G: m8 S- q| MCASP_PIN_AHCLKX
4 j' G* k0 e, z, p+ f| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */, \3 s' m8 \% P* z. A
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; p# G3 j* Z J _; X" A| MCASP_TX_CLKFAIL , _3 z4 c2 v0 K$ s' T3 O
| MCASP_TX_SYNCERROR
5 I* C/ U5 u* O4 Q| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
" e% Y' D# {# \* l8 w| MCASP_RX_CLKFAIL
$ Y0 Y( d( P1 w: X% z2 C) m* P| MCASP_RX_SYNCERROR
9 c9 k. F$ |; r3 x| MCASP_RX_OVERRUN);
/ R1 }1 ] A- K( n0 C* t" r} static void I2SDataTxRxActivate(void)' x( Z' I, x8 n
{
* Y0 G- v, M; Z! A1 E4 E/* Start the clocks */0 U O( p5 i, ~ s
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);' b5 n1 o; J8 [) ]
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
& R# r) H& q& O3 _' {5 _EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,# J( Q4 f! t6 x- ^
EDMA3_TRIG_MODE_EVENT);9 a& h+ P% w" S4 t9 L1 U6 J( l
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, " D- n' j2 w: p$ R% c
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */. ^ k8 l ?1 I. I& x
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 X/ g8 j0 r/ s8 _1 z# EMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */; K4 j) G5 J0 h
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
1 Z0 q" M `' ]3 t( q, F1 rMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- o. d$ x5 K5 l" n3 m9 oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 I$ F2 \. s/ g% |" N}
+ t2 x4 `+ J9 m9 z4 J% j, W- { y# I请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
5 ?2 `- d! l3 t L4 M) P) C |