MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
3 N! j5 s% H+ v8 v+ sinput mcasp_ahclkx,
+ e0 t0 V5 a8 c; J# `) {$ P5 P7 `% }/ dinput mcasp_aclkx,
input axr0,

; }7 }/ }( \" ^output mcasp_afsr,
output mcasp_ahclkr,
- q4 N# |; B) L& uoutput mcasp_aclkr,
7 D1 [; T$ u; {$ n. x1 u+ u$ voutput axr1,
8 B/ I% H" k- O4 ]7 K

assign mcasp_afsr = mcasp_afsx;
6 I! R7 l. Q% n; N% L% ?1 m6 }assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

- v$ a  G9 E  \+ Z' o
/ \# h/ B; x5 T7 f

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
/ e! S, ^$ s" A5 m: t1 v{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
) C( K) L7 g. ~: w- ~5 ]+ kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
' v! q. d( F( c4 E' VMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
* |/ K: j& w8 ^6 E; G3 RMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ X2 n( `- ?' W/ _9 O6 k; Q5 WMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" x  [2 m7 O8 E7 sMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 N( V2 H% N) Q' U$ |/ hMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 N+ {4 Z) P' k. OMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
8 t  v* J4 ~$ }' W6 {. QMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 O3 w0 ^3 k, }* i0x00, 0xFF);

/* configure the clock for transmitter */
0 a# N& u4 v, h# BMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 E1 _% d1 A0 V5 R8 I' C* GMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
% s- Q/ q) u* |4 m8 HMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
+ L- }+ }2 K1 g# V- E; c( x
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
6 P( c% ]+ t$ _! h* ]9 A: Q* lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* \3 V& ?/ Z: ~. N8 k: @** transmitter and one serializer as receiver.
*/
# B. ^) g$ l/ Y) D" W6 SMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
9 Q( j" G+ h' f! A5 i/ t) S" Y9 M2 u** Output - Serializer Tx is connected to the input of the codec
% _, x# v4 b0 _4 y*/
- i7 t1 z/ k) ~, _McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
9 v& ^) z' S% M+ J7 E| MCASP_PIN_AHCLKX
. d- D, I) g- [& a4 X& j* || MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, T3 V* h7 [4 p% B9 ~| MCASP_RX_CLKFAIL
! @0 ~4 i4 w% {* x0 Z9 ?| MCASP_RX_SYNCERROR
/ T2 i0 `, n: D+ a! ]' P| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) h  A4 x: h* C1 MMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 w+ u# K! z6 y' I* n9 S. V2 _% LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
( I1 c3 o  D& A, c% G0 jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, ~  E, H# ?$ g# k/ Z% fMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 \- B! D& s. i% i( A7 I& ?+ YMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

4 y8 v; ]9 x- h6 U, h

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.