MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
, h$ Z2 i6 z1 vinput mcasp_ahclkx,
input mcasp_aclkx,
$ r7 c6 Q% o8 j$ I/ O3 w: @input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
! x1 ?* t/ L: |4 P& W/ K7 U5 e. y% V

assign mcasp_afsr = mcasp_afsx;
: j/ _4 L; R3 }$ nassign mcasp_aclkr = mcasp_aclkx;
9 i$ M6 M8 ?" p5 d% O4 rassign mcasp_ahclkr = mcasp_ahclkx;
! W  B9 d8 R' S6 _* U, w: N" Gassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
* Y) k9 b: l. a2 v4 E6 [{
) ]0 ]" X. m! ~: H% L) Q" UMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 _: V; z4 Y  V6 Y6 P* z- h$ KMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; \; X8 A6 t: O# `& U9 PMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
! h/ X, @. D% D. d$ h& mMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
  Q0 G* ]" F5 ~& {6 KMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
( G4 ^* O9 [" q* \! SMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) \5 @! N" k; g8 r% B" [1 HMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
: Y, J, F, d3 d8 {, o0x00, 0xFF);

/* configure the clock for transmitter */
$ [: C, v: I8 e$ E) PMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
- _+ k- D* _6 w# X* Z, WMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
6 e) X# d5 F, J, C6 ]1 j  ?; vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
& C8 E: n5 W. F9 s9 U  h# G
: }3 ~  F" `$ t4 H9 ]- A1 X/* Enable synchronization of RX and TX sections */
! [7 P) p! n" a; eMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* F8 [& |$ x! P, @% n% l** transmitter and one serializer as receiver.
" J; a6 T' S* b4 P1 a+ H*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
/ R9 A0 {* E  K; T2 b5 m+ G( t** Output - Serializer Tx is connected to the input of the codec
*/
- [3 s# |4 c5 K1 r& N$ f4 ]0 rMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 C( d4 N3 C! u6 M/ ^3 eMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- r. j, k, q; y1 f. \| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
4 _  |) i6 d0 }+ @4 X: V| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, O, U  n, s2 A+ |# L3 E4 g| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
2 T, u9 M2 Q7 Y* A- o( L! {4 H| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ x* m& h# _7 \+ g! J5 h| MCASP_RX_CLKFAIL
9 ~/ g6 a# ~& G; y% j| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
! L( J, B: U! z# K% j$ y+ d/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
. W& b9 g$ Y) \McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
0 y7 G2 ^& b' zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
8 c8 Z. R. z* k% y& zMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 D! B6 M: s* C0 P0 D/ V: HMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ @7 v& t$ L. @/ w; A7 oMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 i3 a1 K9 B6 b) N) ?% m- KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% \- C) K) |1 S  g  m, b- K  t}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

+ j# S0 ^" O  _6 ^4 q. P3 J  u5 d