MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
; i- d. N8 W. s/ D: |input axr0,

output mcasp_afsr,
5 p" W, D  V' X) coutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
9 }0 @2 Q; o) x6 t4 D- c

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
' v3 Y: n0 z' T/ c4 ^! T' nassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

9 u( G* ^! J- j1 X8 ]) y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

! B7 t/ X9 }6 \8 u$ L

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
7 _; C3 w  V: CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& X% g3 P/ J6 iMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 @2 p/ L# k' ~# \5 DMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 g$ T4 C4 h# Z0 _, h( @. zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) n( }! r( q) l& d8 }McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
# @/ w3 I* r. Z3 u) qMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' y- R1 L$ u' b% }6 b* F: G0 r0x00, 0xFF);

/* configure the clock for transmitter */
; z* H! F5 G6 s3 u0 }McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  z" j( M( x; p' R* E$ {7 gMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

( F5 y0 Y% @2 K$ \+ E8 r5 _9 P' j3 g/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 U- v+ o+ k# M; K3 ^: @0 WMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
, _4 Y6 C. Q2 q- [, ^4 M, {! P0 M** Set the serializers, Currently only one serializer is set as
- L6 U2 h+ C0 ^) U5 V- L% b** transmitter and one serializer as receiver.
' _) A8 _4 {  ~! R*/
- S1 B+ O6 E; N. g# Z. PMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
0 N7 M2 |; V- \3 RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
" s3 o' I3 o4 M; O- H8 j; V** Input - Frame Sync, Clock and Serializer Rx
9 r% g& N2 u/ {) B** Output - Serializer Tx is connected to the input of the codec
9 P# l0 j" D6 @$ O3 M1 F; R9 Z  d*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
: F" H# W8 D7 Q5 LMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# H; P2 p# t5 O| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, b0 l( B6 i. t; [' W. y/ p| MCASP_TX_CLKFAIL
( }! s" D, `( i| MCASP_TX_SYNCERROR
' Z  @; U- p2 L! a) L| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
; L2 @8 v% c) F/ s2 _1 I7 A| MCASP_RX_OVERRUN);
. @+ V$ X& i; o4 a7 a, L' n; {. F# [3 z}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
) D4 L/ ?: u7 Q. f8 g1 nMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
! x1 k0 y+ t7 W8 t( B. l7 NEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
2 s# v/ b4 J9 }0 yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: y3 K" N/ H. |( C2 YEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, R" _0 W7 f1 ^3 ^, oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) K$ N1 A- ~" Q" DMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
6 a/ z* G/ n' y/ ^8 M' L/ X7 q}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.