MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11549|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
- e- E. \: {% H8 L. dinput mcasp_ahclkx,
- H/ U/ P6 T1 k6 A( {3 l, Kinput mcasp_aclkx,
3 s0 t2 P4 S4 Kinput axr0,
8 _. c4 O' ^- ~1 I  x5 [$ g. D$ r( R; y1 \- J; z
output mcasp_afsr,! ^. G2 J, @# ]' C- a
output mcasp_ahclkr,
+ v4 Y# k( C( T, a) _/ [7 Uoutput mcasp_aclkr,
* l) R) Y( J1 m: }+ m7 j( boutput axr1,
0 ^4 e# X3 ~) j5 b4 e% p. r/ ]
assign mcasp_afsr = mcasp_afsx;
7 B4 b+ }/ J$ ~% U2 Z0 q8 g/ Eassign mcasp_aclkr = mcasp_aclkx;4 a/ F, H7 f4 y! N: H
assign mcasp_ahclkr = mcasp_ahclkx;
) N4 d+ u, a2 J5 [assign axr1 = axr0;
& t: u2 i+ W/ c( X  x0 U

( H0 G2 ^; m' j) s1 _7 S' G. J. V+ {
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
' _! D, c4 K# O- D8 y
static void McASPI2SConfigure(void)
' G6 D9 k7 e5 |# A# R+ o9 J/ _{
; t+ x8 a( g4 L, y" `* |. dMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ F  A& T, p9 t1 QMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */8 G0 d) u) Y) X
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);, M2 R0 k# q4 \
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */" s7 `( v% `) A
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* l; P2 w, N; a1 a7 |MCASP_RX_MODE_DMA);
- V  }' r0 a6 j  l# ?# {McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" U5 J& I2 w# L: q# F( J8 y! SMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; I* r8 l& U4 z9 Z8 `McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ }# q$ V8 F, s, f$ o% A) tMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);2 T" [3 ~* w% r2 L7 B# O( Y
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 7 N7 k! `, l4 N6 t/ L0 e7 b5 \
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
) ^8 B- o' r  B# U! G+ HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ ^1 R* e5 T$ ?5 w9 eMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 0 f# @, b: E$ `
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' A4 [$ \9 }3 C; H$ z' K. G" D0x00, 0xFF);
/* configure the clock for transmitter */
5 X/ ^; V5 C, C- I* aMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: G- g  Y- I5 a" h* u8 C4 JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 M4 a1 z& @: w* u
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) }" w# O4 g: ?; c, i4 D
0x00, 0xFF);
0 F# k5 U% K. d$ Y8 \/ g
0 u/ T9 l4 f; i& y! R( l. \/* Enable synchronization of RX and TX sections */ 7 s% d6 {6 ^: Y6 p. y+ e
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */$ |* `8 f% t4 }& b  d6 s
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! `/ W& P, }- R9 ?' z5 QMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
) V' D$ ~  L( ~- q6 G; A+ c** Set the serializers, Currently only one serializer is set as' G% {& a6 _7 n) }5 _
** transmitter and one serializer as receiver.; B9 E$ F7 b. ]2 }- X/ r
*/" D2 Q" A* T% K, e% M" n. l! U' A" x
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);  L+ h- ]' u2 S8 A+ u
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
$ G: y8 |. @8 r** Configure the McASP pins
  b4 W9 h  A, h4 F* ~** Input - Frame Sync, Clock and Serializer Rx$ a& s3 Y& f/ h& ?1 m
** Output - Serializer Tx is connected to the input of the codec
1 L& Y5 S7 K4 O5 y+ B$ c8 y*/
0 B9 A, q6 m; h; c; ?. R( |/ o$ ^McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);. c0 a" P. Q" f& H8 N$ ~* z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));" c2 t6 D* V, R8 m$ ?- Q- `- m
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX! t& T0 E! f3 x6 D3 i- ?. |
| MCASP_PIN_ACLKX
! X1 ]: D* L& P5 @$ t| MCASP_PIN_AHCLKX9 C6 r6 ]+ }& D5 \* ^. `/ z9 N
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
0 Q2 z) C. |- k3 _* L9 T: R6 u. |2 nMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 W; `# y' f9 I, Q1 e: _| MCASP_TX_CLKFAIL $ ~. d  p1 s8 W9 W" g
| MCASP_TX_SYNCERROR( K. T1 A" G, w7 L5 q
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR : T5 c4 \/ [6 ]0 _
| MCASP_RX_CLKFAIL8 _3 y' t- P* c0 D! T1 q
| MCASP_RX_SYNCERROR
$ D$ d9 j/ `; @| MCASP_RX_OVERRUN);
: L1 A2 M8 m4 U" k' Y5 y: Z}
static void I2SDataTxRxActivate(void)
$ o' w  v$ o( O" f{4 C7 Z( s+ _+ N! h# j: p" f
/* Start the clocks */
# ?& V6 t3 H8 B8 e9 Y0 IMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, ]7 E& E, l9 t! {5 jMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */$ X; g8 k# f. e$ N1 E; [
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,  M; |1 S4 y% C1 B# P8 R
EDMA3_TRIG_MODE_EVENT);
# S. I% d, }( C9 \7 {EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ U* {- P5 n! \5 r1 W) b) k5 UEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */. m4 B- m& t- J4 }9 f1 T1 J
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);: J; W$ T8 O- O
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& Q# j% o: `% x2 a  a' C) ]
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */' Z6 H5 J3 q% F1 H$ |% h9 R- L
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% a7 C% ]7 Y9 j3 AMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 L0 J4 z" r  }/ h' x7 z}
9 @) S+ X" t, w; }* b3 U' Q
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# P- `8 O9 N( ^, {$ y' d1 e0 X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-8 14:36 , Processed in 0.039998 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表