MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 p; X9 V& W* d1 k2 _7 j/ Ninput mcasp_ahclkx,
3 Q) n- Z7 q& p! A* o/ @6 ]2 zinput mcasp_aclkx,
input axr0,

1 V2 H/ x# j( k  O: f, @1 Moutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
; W- U+ a, p" p+ foutput axr1,
8 w( H" r5 [9 I

assign mcasp_afsr = mcasp_afsx;
/ A; s$ @0 Q' g$ d% N+ [- z* P: }assign mcasp_aclkr = mcasp_aclkx;
6 z% _& X% {9 o) d8 M8 o/ k4 L% Gassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

1 U- T6 t3 E! ]2 s. y* u' W# h

static void McASPI2SConfigure(void)
{
! r1 |6 W, z, X" H& m! pMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
- e9 t3 S, r; k- r8 S5 eMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ Z  U9 `2 }3 V6 J) LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) {, G) F; c2 c% P6 cMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
" a  K/ C$ v7 K% eMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 x! B/ w" e0 T) mMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ J6 x& E- q2 K) t0 D: VMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 x5 }! s! L5 }: d) N, VMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) A$ C) x, L' u. q7 e) JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
6 h( D; p2 t* G- C7 J4 SMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 R, o7 K$ d& v! s( y% oMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
. L5 b8 u* E4 V( S( ~McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
! O3 T; |: t. m. L/ e$ U) A0x00, 0xFF);

, {3 j3 T" ?- G& k8 K2 |/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
4 D+ ^, A9 G- V/ pMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 J7 Q: o9 N1 I5 f+ V- O& {  YMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
% ]2 w0 \% f( h** transmitter and one serializer as receiver.
/ a) d8 N( S: A+ M! o$ p( _9 u*/
  V: a' X" y8 {- e# SMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 v3 {! ~- L7 ]4 W, E+ ?% ZMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
- J1 _# T3 d) [- [3 `** Input - Frame Sync, Clock and Serializer Rx
: g9 R+ g' K/ E; K** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! u* t: ?$ c4 D+ ~8 mMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) ?, R, q; C) ?) \- R2 Y! a. T0 Z| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
+ h  Z) W2 |/ ^( q& u, J| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
( M+ P+ j; j  B$ C| MCASP_TX_CLKFAIL
- N' Q' h5 S6 {& e8 ]* M  q| MCASP_TX_SYNCERROR
, Y$ Z9 S  `% X1 b1 A! f| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  V: T$ g0 l$ ]1 E; p| MCASP_RX_CLKFAIL
1 l: L" p$ D* [! K" a  T" t0 f- Y| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
5 p) ]! ]& G/ ^- T{
. c) v0 c$ N5 Q( l1 t. r7 Z0 o: G/* Start the clocks */
6 m$ S. O1 B8 F0 z% s6 [McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 ]; f4 ]( }7 a8 S8 W" @EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
5 S3 J# S8 O9 z6 Dwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
/ N, d1 ~4 o% O9 x* Q& UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  z2 _2 k' K4 k) ^" ?}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.