MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
% U, r! }, u$ t- B! I+ y  jinput mcasp_aclkx,
input axr0,
9 M" }6 [' e( C1 _, A5 c6 Q( g
output mcasp_afsr,
- \5 n0 Q7 a6 D' xoutput mcasp_ahclkr,
output mcasp_aclkr,
, [5 n# g3 V$ a9 G( P; Eoutput axr1,
2 R2 }& I: j) B1 z* K

assign mcasp_afsr = mcasp_afsx;
$ X* p5 N& t& p. s9 w& ]assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
$ u1 L, q) ]" D4 H' Gassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ Q( O( g( `9 V# [' o3 vMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
9 g; s/ X: Y$ @  ~McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! V# G" ~) g2 O2 E2 XMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
6 ^) E6 Q; d1 t% x; z' g" {McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; `5 v* \# j* [$ PMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  U2 R7 G* W1 nMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 \7 }" C9 L  w3 q1 P: XMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
5 A0 A# [$ c- Y; n) zMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
9 f5 f2 X, ?; m, c# d1 |McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( ]" p( i. K3 r) @+ H+ I% y0 \* r0x00, 0xFF);

/* configure the clock for transmitter */
- b% Q# B. T4 aMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
! F, v( u+ m2 _" O# P9 I, X# }$ OMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ ~; q( J, r; A9 H  w6 p7 eMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

9 @: w( y* z! G. h5 e2 [- Y/* Enable synchronization of RX and TX sections */
2 ~1 @& a! F  M% T' J1 X. YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
5 K  w8 S- k: O5 A2 J  D7 sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. {1 d# U8 K- @+ L3 u** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
6 e5 j+ j  ?, T' r3 e# C: d) U*/
) t) s# t: _9 @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* X  H; g+ E7 Z' |7 h: j+ ^** Configure the McASP pins
, W# ^! D" `, W5 }' a** Input - Frame Sync, Clock and Serializer Rx
) h7 |/ X. g$ d' _2 h+ O; w** Output - Serializer Tx is connected to the input of the codec
' y. P* Q) Q2 X3 M* ^& w' h*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* P' C- Q  Z, X- B; k3 wMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
% V0 S8 k2 k* n  `+ |6 j7 ?| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
# \2 t2 K  I* a1 d1 X( B0 z4 hMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% B6 _' c5 {1 R6 r' |. Y8 J| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
- W: D% B" v& P  l1 e) y3 |# F| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
6 {2 ?% `- t) H8 X| MCASP_RX_SYNCERROR
5 b* u; a! e/ A, p# ~: [| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
& h4 V6 |: F7 J2 {) [1 f. l{
6 D( Z$ c" e% @) [* S' E/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
. R* P$ G/ h- X" s- @3 ~McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
. Q: i( S- L/ P, ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
7 g& Z5 U) G( o" \1 t  kMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.