MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13539|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,. i) b  J1 ^- |- c
input mcasp_ahclkx,
6 q' y' s. P( Q$ ?input mcasp_aclkx,# H: j& k3 i. {+ l# I
input axr0," \( u4 \( g) G

( c. d$ k, R7 b2 G# ~: G, eoutput mcasp_afsr,! f; N1 k! L, b+ ~& v6 {4 K7 x
output mcasp_ahclkr,
) h( i' ^6 j1 R0 v  Q: n# B5 p; x: @9 Foutput mcasp_aclkr,
1 E+ c7 I2 I# P& E/ b) V; Uoutput axr1,
4 p7 T' j# j$ Q7 ]/ D
assign mcasp_afsr = mcasp_afsx;0 q1 g+ k0 z6 O  G
assign mcasp_aclkr = mcasp_aclkx;
# {0 E4 V8 l9 J4 A/ G; x! o; n1 kassign mcasp_ahclkr = mcasp_ahclkx;7 F7 q# w1 U- r' R3 [: j
assign axr1 = axr0;

, G- E! i& O" |& D; p+ H" Y# [8 Z/ I2 z1 z
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
% @1 j2 C/ P+ K' [0 P$ v+ |! g
static void McASPI2SConfigure(void)2 ]% B8 p+ B  I- V  v$ J
{! V" I5 I  v# t8 e: ~' C
McASPRxReset(SOC_MCASP_0_CTRL_REGS);+ d6 ~2 d$ j/ x3 m) E
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */6 x/ @4 d/ E2 T  M) ]
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);; ^, Z- ^  K0 O# ]* h8 q
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
: A! N; u* X+ {" iMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 N6 `$ |, k3 W
MCASP_RX_MODE_DMA);
3 [7 ]( P9 C. n1 e4 zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' f7 V4 F& X; k) e
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */6 \+ L6 J$ Z: S+ ?
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% s& W3 }5 R" ~/ X( N* Y( hMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: t7 Y+ ]/ v. S# R5 S
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, # [4 m* j$ A1 P! ^% t( i
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
+ }: t. @7 v1 b3 q+ \) fMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);9 p4 X6 n9 u& U) P. |9 y
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); & q7 M2 ]% l1 _: b
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,3 L) I/ f5 G, M; S! \4 W4 O7 t
0x00, 0xFF);
/* configure the clock for transmitter */5 L0 N6 L: C- n
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
! S( A6 `3 s4 RMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
" M9 \2 T( B4 u  `) i; M% QMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. L3 Z$ S& W# w8 u0x00, 0xFF);
) ^& R) o9 A) P9 b% Y: o6 k4 \1 j, a9 G$ ~
/* Enable synchronization of RX and TX sections */
0 a+ r2 W5 P) r5 C% IMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */: K6 e- ^( k0 W3 y6 I. V
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' L, e' M, f' x9 u& V% _3 G7 D' GMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
4 w2 x* N. i3 Z& F5 O- P** Set the serializers, Currently only one serializer is set as
+ F: g; i; c$ u5 ^3 ~** transmitter and one serializer as receiver.
) B1 m( u4 d0 \4 F*/% o1 ]' o: t7 ^6 W+ h: p- g
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);& h4 z. z1 g" o  t* g, F
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*- ^3 c, ]# H( _' R* c
** Configure the McASP pins - s2 Q: L, S$ q
** Input - Frame Sync, Clock and Serializer Rx0 O0 ^6 }$ k6 t5 ^1 z  _& q
** Output - Serializer Tx is connected to the input of the codec
8 c7 M+ L. |2 c5 E% a; H7 R. T6 o0 w*/, }! B& b# L# @* M) }
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) [) o' K3 O7 s# d) A- d% TMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ F* B9 q1 X" Q; r  ?: Y4 X- lMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 }+ u9 e. L5 ?, s- c! o| MCASP_PIN_ACLKX
5 l2 V7 i$ r0 s| MCASP_PIN_AHCLKX2 ^  y# T; x- t/ j6 P2 m2 X" G
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
3 k6 ~2 ^! M5 @McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ) i  w& h2 R, U7 A- r
| MCASP_TX_CLKFAIL
, |: S5 a" Q9 c4 F& N: d) s4 y| MCASP_TX_SYNCERROR
* `8 W9 y' V  S; B, i/ e9 U- q| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 l. r' c% S. D$ h, I9 q| MCASP_RX_CLKFAIL
% w. i% R1 i0 R( ^2 B' Q| MCASP_RX_SYNCERROR
- E1 d5 r5 [% v4 G  k0 C7 a, ?| MCASP_RX_OVERRUN);" K/ f  h8 n, o
}
static void I2SDataTxRxActivate(void)
2 o' _# a1 O8 i{% e% j; ~# r1 P- U/ X% x
/* Start the clocks */
* e& _9 L$ g. _3 [2 m- tMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
7 r/ o% E* J2 C0 R; \, sMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */. n* w4 h# ~, L6 t
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
+ H. ^& T' a, {) X" CEDMA3_TRIG_MODE_EVENT);7 \! l, |' j$ q% u' j9 D) ]
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, $ R6 o3 ?. X$ s  p+ }- M
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
5 l' i. b9 J! SMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ [$ t9 [) t% z+ }# {1 |McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
4 k, W' f' v* X+ xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */) h3 n2 E  }' _  f" N; o+ \
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
6 Q1 U# [6 G4 l7 C3 t6 NMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);- P# N9 w3 t4 i. K
}

: @. x" j) D1 F3 t3 d) V
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% w6 b% p5 G$ E' [
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2026-10-30 10:52 , Processed in 0.041371 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表