MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
* s, L8 J. p  G- Dinput mcasp_ahclkx,
input mcasp_aclkx,
. i6 C7 F! h7 k( ^. w6 |input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
0 w( B& @/ @( e  N, joutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
* v, G' R: I0 y  L9 Nassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
- N& C2 x/ B* j( v# J( g" oassign axr1 = axr0;

+ s5 ?% [" K3 e: b* `+ c

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

$ n2 M5 |* n0 d& M1 o0 ]8 t. p5 w5 Y9 [

static void McASPI2SConfigure(void)
2 X% l. H$ N# Y{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
- R7 S! r! u- H' F- b- o! I# BMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 k0 w6 c  k: R5 d/ r4 d1 nMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 u  C  B  q, \+ u4 o0 _McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 ?" g6 C* h" c& n( [+ e0x00, 0xFF);

/* configure the clock for transmitter */
: ~4 I- V5 a! t" }" [  xMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
! Y) c4 P6 f: j& ]0 j2 ~- ^, \0x00, 0xFF);
2 G5 X' w! @+ M
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
+ F) h8 {* l0 u** Set the serializers, Currently only one serializer is set as
( y9 Y0 r/ s0 R+ [- a** transmitter and one serializer as receiver.
*/
) W! \  {3 g& O3 w9 H; sMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 T+ @4 \  P2 vMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
4 ^" y* P9 j4 q, l/ K) t** Configure the McASP pins
) J7 a% T* X% D** Input - Frame Sync, Clock and Serializer Rx
5 `7 |; K) v+ p  L8 ^& i( n** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ W* F* ]: F) `* g* _* nMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
6 G# I0 q' N" q9 H0 q( ?" k0 z% a| MCASP_PIN_ACLKX
4 V: c# N% c+ p# q' e4 ?| MCASP_PIN_AHCLKX
( l8 ~4 F: G9 Z3 O2 J| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
  j( e0 E; U6 U) _1 ^McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
% }6 I, F) N5 [| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; ?0 }: ?: N) A6 Z| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
) n" }# ~: W6 b7 q$ E| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
( F0 d0 ], B; S{
( ^7 l8 z# |9 C! s+ i, E/* Start the clocks */
$ r7 c  p/ n8 s5 UMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
' u+ n2 ?& I( u) UMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
7 f4 ~/ m* I# A/ q" Z4 hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! F* n2 n/ n: m9 w: d/ F" IEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
1 x9 }# G/ T6 }: A; J2 j! ^EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
* e- Z" b9 A# q' {McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 z2 d/ f# \" S) B( |McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
2 V  ^+ c4 o9 J! L1 }while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& U, v$ ~' M) q6 z8 qMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 m; y9 }2 K. D}

! ^# r6 i2 T4 J

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.