MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; @( o3 W. F. `' E1 J/ Vinput mcasp_ahclkx,
, V4 Y, d7 \5 P6 Uinput mcasp_aclkx,
8 d# n. t5 `' U( @; {input axr0,
& c! v+ L$ Q) ?" P
output mcasp_afsr,
$ m8 ^2 X, R% B' A2 ~. l% u$ \8 b9 W6 Uoutput mcasp_ahclkr,
output mcasp_aclkr,
0 U: j6 r: O; ooutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
! D, O! t% C# r( L) Zassign axr1 = axr0;

* S# L. Y" g! e' N& h. o+ ^# P5 U
/ O! @! G9 O' p$ t& g" X

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

2 Z+ z) G8 D$ Z; \! a

static void McASPI2SConfigure(void)
% D- ~( G' w) q& @- V7 u{
, T  c  i; d0 H9 yMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 }2 A$ V. j* I0 F. ^. ]McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! k; Z; j. ?7 k: g+ ^MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 }9 {6 H6 ~8 t  oMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, J: \" ~/ m; o0 mMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 p# G% T) b* R. n; x% S+ DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
" s6 C1 Q8 J1 M3 Z+ YMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- ^+ E+ N# ^! s) d; mMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
' z3 w/ V& x4 U) ~4 e& h9 ~% PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
! l8 v) M  y% l' d9 i, fMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ _/ U* t* ^/ X9 v* ^8 u, W" y8 @McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, p+ S0 d' _# K6 [, _0x00, 0xFF);
! N1 O+ D8 I2 x! q
# T( T1 B  h8 H# m( O/* Enable synchronization of RX and TX sections */
0 {2 [1 J+ g$ S' ?5 u! }1 bMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# \8 E6 F* m7 }* q: jMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 Y- ^* ~6 w/ P/ \! C5 n** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
; b% |, {7 a; d( C*/
3 g" y# a$ R% CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 i% P: U/ D0 l* QMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
7 G7 [$ e1 T: @0 _+ ~& V$ H& {** Configure the McASP pins
/ h% h, b- d0 _; e: I** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
$ z6 y/ t3 M2 d% o% P*/
% h8 F+ q; n1 Q1 Y( h, z8 M7 oMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ h! t- i4 m/ ^% m, d' LMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
  a4 Y6 M+ \1 {7 g| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: d, s! {' F  E! S. u% ]: I| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
5 s- |" _9 W8 T5 V3 O. X7 i| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
! Y3 @, V% C9 z& \8 ^" N6 v- s| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
! m) C" i. t: Q, i, }# ?* M, w/* Start the clocks */
3 s5 G/ H# N" M4 x. SMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) o! d6 [8 u2 L- kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 o. d" f( r1 O5 B6 rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
: r$ X& t' Q( bwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% {1 _- W" C" z4 M" I- ]! [/ }( QMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( |, J' P0 ~. }/ @" Z! ^1 n}

; b( h) k, w* D+ F- O% V

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.