MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 K7 p. [" K" Q& H  Dinput mcasp_ahclkx,
input mcasp_aclkx,
; h2 C! [! n$ T1 Uinput axr0,
) M0 Q* F" l0 }+ k2 N
5 J7 t$ T" |3 c! V. Y9 m1 Goutput mcasp_afsr,
1 ~; ?% ~% d/ j9 A" Eoutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
/ f& D; M- H: E& J' \

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 I6 E1 s3 }" Q: E

static void McASPI2SConfigure(void)
: S3 G- b& I2 k# {' C{
2 U' l8 F8 r4 |% BMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
( Q6 [) q8 D" h) Z6 ^* y3 ^McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! E9 V8 {! y, }' z, I" JMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; B5 D6 x/ h, RMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 U' \; Z+ p0 J+ N( b) Z% dMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
; i1 h( x$ G! S' X3 yMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ q+ x- S. v$ ~6 c2 M' V5 [, v0x00, 0xFF);
! t9 O4 h) D# A/ U
3 f1 F$ G* D: c* G3 t: j% X/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 M6 a' u  ^; m! R- A# }% eMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: t9 z* T- s; [5 [$ P** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
& b  ^8 r2 |7 }9 o! z3 G" [*/
, p) S! ^2 \3 y2 a" b* J  \& M) EMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
3 w" v  h& ~' d( R, }8 n: l; w0 Y** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
; x+ L/ }' o8 C% [' z, p4 |' ^** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 ~3 c# t/ m/ d# w, MMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
4 h$ A( K; X; D3 j, r- y  F2 V| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
) C- J8 Y- [" S$ ?& XMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 p0 r3 g* u5 w$ \| MCASP_TX_CLKFAIL
0 S5 H/ S  C# h" l| MCASP_TX_SYNCERROR
( I8 S( a! m9 h/ D4 f* \0 a| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 s) K% ~% P6 ~% M| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
; s5 h  q7 v' Z; m5 N| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
0 b$ y3 C; W( t1 p8 _: B* I0 Q{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ A$ P4 v( K) C" ^  \& X1 RMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
# m) Y  J5 J  H' ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, E3 s( r, r- V6 E: o( i# oEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
1 o: C, K) L* l0 ~McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 @9 _+ H8 E6 e/ ^/ u$ @: s# {}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# z  j! L6 C& Q. p2 L