|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
2 y( p" z2 R% ainput mcasp_ahclkx,
& b J$ Z2 m- q' D) D& _1 E, ?% Ninput mcasp_aclkx,
6 Q5 s; y0 v/ ?$ r) Iinput axr0,
. h: y* N- b% @; ?4 U G5 U4 G4 d F) f" q9 b; O8 a. R; V2 l
output mcasp_afsr,
1 a- ~: h/ ]0 E+ p! P3 ? P/ }output mcasp_ahclkr,% q' b8 |+ ^; W
output mcasp_aclkr,1 m( ^& I+ ~& S
output axr1,
' X& I* o& Q' e, V+ U3 r assign mcasp_afsr = mcasp_afsx;
! O5 j" A9 p- m$ Y3 Iassign mcasp_aclkr = mcasp_aclkx;* T# n# `! V# i @' e: ~* ~* i* R
assign mcasp_ahclkr = mcasp_ahclkx;
9 S' E3 D. y+ t: w+ jassign axr1 = axr0;
, r: p0 }9 ?4 p$ w! E( {- Y7 O0 i: ^! b# X+ s% S
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
/ b4 _6 _3 Y/ _4 o6 ?; Z4 \static void McASPI2SConfigure(void)
3 [- i; |: y" O- E9 A' k8 a{2 E/ v9 @7 V- I' M* C- S+ d+ D
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 v% [1 [) P/ R' B5 z9 J' A9 hMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
: K: s& [8 }& T( C: [! ZMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);5 L7 j. `5 {% S7 l4 T' s
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */! d( r5 O* j! X4 u
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" e9 I0 k* W4 s8 C$ J) ]MCASP_RX_MODE_DMA);' K9 ~3 t6 h% f1 c
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& a5 q" P# n# X0 m. E9 z0 y
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */! Q, X: D5 Z8 \( {: M2 H/ Y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, " M6 E) p( b' g
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
% U0 _7 t) H5 u' r& Q& q# O7 f; sMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ( m) X- M9 Z. J7 @# p) U: p Y8 r
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */0 t$ I6 e0 X; i5 h- K" v' ^, q9 E
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; c2 q9 h. x6 _McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ) n4 x0 G& @4 g
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,3 p8 {. {* o0 O$ t. ^/ A
0x00, 0xFF); /* configure the clock for transmitter */
& {& `8 o, \0 w8 A4 M( M' `" eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) H' p* s. y+ z$ m4 L( yMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- }0 A; ` \: P6 VMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 V! c7 u( Q% N- u) p( |0x00, 0xFF);6 J/ F9 M4 {. S
# Z' J. Z" e$ G" R# z% |1 P( D% F/* Enable synchronization of RX and TX sections */
( ]0 z* e. C9 a1 c& I b! RMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */5 L! ]7 H5 f; Q/ m/ N& w
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( I/ J6 [ i/ H6 W7 d+ V" IMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
5 k/ F% F# {. J p** Set the serializers, Currently only one serializer is set as n8 q3 F! o. g1 s
** transmitter and one serializer as receiver.- g8 M- N9 z6 b+ j4 q8 _
*/
1 r4 c; m' o* S! p7 v% Q5 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
9 j' Q1 q# {' ~McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*7 T/ {' p* M% i+ n) W0 @# v
** Configure the McASP pins
" D8 T( t0 r5 J* @: k7 r) v" w** Input - Frame Sync, Clock and Serializer Rx; G) h6 B/ Y$ y, ]
** Output - Serializer Tx is connected to the input of the codec 8 J. t' Z+ k: I/ G
*/
9 \2 b+ G+ C' lMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% ]: f( B8 S# PMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));! A6 O- j* I! B
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX0 v! K. W# U: `/ `' u
| MCASP_PIN_ACLKX% r/ _* P* g1 C, m; `
| MCASP_PIN_AHCLKX* l/ f6 ]+ V# f7 I1 F- p1 b5 T
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP *// x: S% z' s0 J. R- _/ y& @
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, u3 z8 J1 Z+ x" a* V/ [| MCASP_TX_CLKFAIL 4 j' j+ a4 ^9 |$ y: n
| MCASP_TX_SYNCERROR
; E* R: z" H, K| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 |1 Y/ I2 y, b3 M& M! @) a7 V' I| MCASP_RX_CLKFAIL- [0 G& m0 Y* Z2 e1 v* O
| MCASP_RX_SYNCERROR $ ?2 W& W. L _
| MCASP_RX_OVERRUN);# o/ h. t0 J( q6 h# n' U! ? V
} static void I2SDataTxRxActivate(void)* H. C' f! X9 M" ^" K' ?& b+ A" m
{! t; N3 u. h$ v% L4 d( s# Q! _
/* Start the clocks */ _& y8 d! |$ v- M9 T6 ~
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);7 W# @9 m5 D( e( Y8 W) O' d
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */+ }9 c# H/ D1 v6 |- y" r
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
3 W$ y+ R( W9 sEDMA3_TRIG_MODE_EVENT);
) {3 A/ \' J/ e! lEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
" g5 P# P- h, o' x" FEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
! c0 S4 n, K: n/ ]9 ], pMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS); {0 D2 j4 e9 r) r% P" D$ J
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
- w" C1 I, d# _3 H$ t8 C' rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
5 I5 S9 u: I/ F2 A7 i7 IMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);! l* K& n/ ^: b3 O, p- c
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);: s5 U; |7 t/ f' N5 h3 c# T6 M7 f/ u
}
# c# {8 ~2 A& q6 U/ e请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
" q: A/ H' o1 a$ e |