|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,9 M1 n* |; D. A4 M5 X/ v
input mcasp_ahclkx,* ?0 q% h! ~1 a$ X
input mcasp_aclkx,
1 u; E" P1 ~9 tinput axr0,6 K. a8 `" b* y8 Z. S! V2 {
1 H! e% \9 ~4 c' [, Foutput mcasp_afsr,6 @6 i2 N8 L: D2 F+ F ?
output mcasp_ahclkr,
* {. E8 ^) m: uoutput mcasp_aclkr,
( j/ }4 D } p, @7 J/ ?8 {3 }output axr1,
% U$ S* `0 C% s assign mcasp_afsr = mcasp_afsx;& z: a1 ^- j* h, I( k# {3 B6 A' u& Q, P
assign mcasp_aclkr = mcasp_aclkx;! t. ?: I' u/ Q" r& }) x! l& i
assign mcasp_ahclkr = mcasp_ahclkx;
. r3 m: a+ M% R0 ?% r( }assign axr1 = axr0; 0 U) ~- J" S. [: `2 x* i& H7 }
# c2 M5 r( B: z# J0 {% w9 q8 r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 9 ^. s2 j2 U7 O$ w$ o' j
static void McASPI2SConfigure(void)3 T# N+ a. x* D5 ^2 r- x
{
! }$ W! U! |+ i! \7 f; j/ hMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
, U' l% w& [* V" k$ Q. cMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */; h, k! j9 Z% b Q/ z( c( W
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 N# R! V! Z( H$ `! H/ uMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */7 H/ O5 o% D8 w5 g0 |
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 M/ q3 @, Y& _) Y. J' P
MCASP_RX_MODE_DMA);
$ x% y ?. t; X& v lMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
L& @/ s. S6 T! x1 A1 O0 w0 V! JMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */: I! c/ D- u) B$ g( F- t
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ' o: L, Q* @* o6 J
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);0 U1 t$ v0 Y$ z- B4 C H0 L, ~& A3 P
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, % D+ P2 e l J$ `2 x. l% ?
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
. d* @0 v/ Q( j& F+ m$ d7 v2 vMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);4 Q$ ^: @8 O ]9 d6 ~( p, F
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ r; t, d. g/ E5 |7 b$ kMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& v+ [$ d, \4 F: c' a6 ]0x00, 0xFF); /* configure the clock for transmitter */
& C9 L' U+ R* V" wMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 Q) S2 s l6 [McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- E$ e, @! N( f- `4 O* LMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,# F9 }" r2 _1 X/ s
0x00, 0xFF);
+ }. s1 w1 l4 ^. h, W
. J0 ~' u, }) n6 o* i/* Enable synchronization of RX and TX sections */ % _$ r. D* {$ K- b
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */6 T. N* N9 a' S4 x
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);7 [0 c4 G$ n" T* w! N2 f' G9 [- L
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
# `6 `8 p* b* |/ t0 G9 C** Set the serializers, Currently only one serializer is set as3 U+ G0 K4 f$ v( t, k: _
** transmitter and one serializer as receiver.* A2 S7 z) v% K$ _3 H
*/
5 K* l5 R2 u% e: N& IMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);6 |+ _$ A$ O: V0 n1 s
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
: c* Z s5 G% Y% l% a5 s6 i** Configure the McASP pins
. m) e7 t H. p** Input - Frame Sync, Clock and Serializer Rx
, q; a O: X# d5 X d** Output - Serializer Tx is connected to the input of the codec
: U, _5 o/ B7 Z0 @*/
& k" a" s; r) t& F! @6 nMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);5 @1 F0 U' z) ~7 i
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 L; T6 F1 t! m f( O. w$ y
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX( i _: z; a" s3 y. I
| MCASP_PIN_ACLKX9 ]8 C7 S* a X' s8 x+ e8 b
| MCASP_PIN_AHCLKX
; F e# k$ Q# f- ~% a| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
' t) q* k! }- q4 d, e# zMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 3 F2 u2 @8 C+ [8 `, m8 D6 N
| MCASP_TX_CLKFAIL 2 U8 \0 y- `; m4 Y) u6 [
| MCASP_TX_SYNCERROR# e$ Q- @. M/ W8 d% U* L
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
H# E% W7 J/ S+ F' ?) H| MCASP_RX_CLKFAIL
+ x! M3 e/ n& N5 i! [' A| MCASP_RX_SYNCERROR # ?% d& L& M' z4 Z: P& U
| MCASP_RX_OVERRUN);7 t) s" X" V6 u( a2 G& V- i' z
} static void I2SDataTxRxActivate(void)
; ^) G- {5 b+ S8 ] W{' G1 \7 L7 F! V; c" p; s
/* Start the clocks */0 N# M7 D O" ?9 e4 ?
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 d; U3 X. D# r' ~" @McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
' o7 [' W) @# x5 XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,% w4 u# L! X& K
EDMA3_TRIG_MODE_EVENT);& L) v4 A+ M, P
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
5 H5 h( R9 h4 LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */, Y8 r6 b5 ?6 b
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);1 m3 B: g1 c* _4 c+ y
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */# M% g. k- P) u; G) A
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */2 U. G, X0 B( z+ |1 J- D
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);8 b. J# P p; \0 E7 G
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. }2 _1 e) G9 G2 q# Q7 M}
4 G% c) t! R/ j0 Q, l4 a7 x* c请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. " G9 i% [4 m L' |' s
|