|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,. V8 J: \9 n+ O" H: B% Y+ L; b
input mcasp_ahclkx,
3 F4 [* U j0 u$ Q9 _input mcasp_aclkx,% K) } i* \7 w1 x9 ~: M* Z$ g
input axr0,2 N/ T- A' W" X3 a: |4 V5 e
2 @# W& y: @" y; ~output mcasp_afsr,
* `$ | }1 b, g* l( i; Zoutput mcasp_ahclkr,
5 m- B' P- a. E- p- ^) routput mcasp_aclkr,
# y2 l ]& q5 a8 f. S3 t loutput axr1,7 m) b: ^9 Q* |3 l4 z. o' n
assign mcasp_afsr = mcasp_afsx;
5 F. t3 }# O+ \; Aassign mcasp_aclkr = mcasp_aclkx;- s, ~" C+ ^5 r/ g6 j" c& ]
assign mcasp_ahclkr = mcasp_ahclkx;7 M/ ~( P, C+ f% `
assign axr1 = axr0;
5 J' e' K+ u5 c/ S8 |
1 u# n4 D& R/ c& G0 o& @% Z在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
# t" Q3 V+ |* Z$ j0 j [static void McASPI2SConfigure(void); x3 H. {" U% \3 d
{
$ S4 m2 ^9 |3 x8 K, K3 n* R' lMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ N4 P p# ]- n4 `( IMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
9 _8 Q# l; J% v$ x- i, d! O8 r% o$ lMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);% X* n& L* n# |$ w" b
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
1 }" F. U9 {% {3 ?4 mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) G3 K, p6 B# v6 K$ P6 U& h# I
MCASP_RX_MODE_DMA);
; x* b; Y( B( ?' O; AMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' @+ c) j3 f, s" I! a( y2 GMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */4 w1 n, v9 a3 E$ l$ s/ b
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 1 e; Q9 j+ {- l5 E* C C6 a
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ g. \9 M/ k, L8 v: w+ o8 n0 p" h. CMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
: {7 S; J L) LMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */, i$ A- d2 G5 [1 {# T U
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);8 \. C4 E( \$ L: j; x
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 T9 D2 j) f9 d+ F& gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,8 Y) ?9 i+ n: K4 }7 t
0x00, 0xFF); /* configure the clock for transmitter */0 Y, w0 q5 C5 ~8 n9 F
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);3 s, x7 h% o8 F+ l4 t# m
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); w i C3 d8 v2 o, k
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,4 P$ R0 B; j6 x+ d2 L
0x00, 0xFF);( p h* Y: z3 V% e
3 P" E* L/ r! o2 s& J/* Enable synchronization of RX and TX sections */ . u; W, G* O% p) Q: l# _% {) S; U
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */( z# a8 Q% t: t3 ]: }
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! `9 O# K6 E: o; K
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*$ P9 ?9 O: j# M
** Set the serializers, Currently only one serializer is set as
9 y2 P2 d9 P/ x" k** transmitter and one serializer as receiver.
' f0 w' D5 Y% } W*/
! R. M8 k! y" A& o9 a& OMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);" N. m8 H! \( w2 Q4 F
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
* e' g4 N A! H' o# g' W4 [/ h** Configure the McASP pins
3 H, t: K/ ]# x& X( X/ L** Input - Frame Sync, Clock and Serializer Rx
7 |+ p- ]3 E5 M) ~ E5 t5 s& C5 U** Output - Serializer Tx is connected to the input of the codec " O) p. f2 p+ K/ \6 J; m8 r
*/9 i! e% s6 E! q; v* _# L5 V
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF); p- Q' k$ w# R7 J2 s' I
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));3 o, P4 O0 Y( b/ O* P
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX+ g, {' M# d6 \" c" _3 V
| MCASP_PIN_ACLKX
! G3 A7 D; y9 }6 k" | d| MCASP_PIN_AHCLKX0 c" i# g$ f" o: d0 N" W" A P0 S
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */) g% W0 U; I) e8 K9 W/ ^: Y. s1 T: i
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 K6 g$ Z/ d$ C1 W8 T| MCASP_TX_CLKFAIL 0 l4 H: f0 d5 @: k
| MCASP_TX_SYNCERROR
+ [+ t3 _9 |& ^" ~) _# s9 U| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
! I$ z6 b7 s3 c| MCASP_RX_CLKFAIL" Z$ M* h) c$ u, ]
| MCASP_RX_SYNCERROR
) a. F) m& A7 o3 Z0 m% o: V| MCASP_RX_OVERRUN);9 e: b8 L& q* e' j9 U: }" Z! t
} static void I2SDataTxRxActivate(void)
; W* ~; [- ?" x8 k% Q{
5 b% H! ?0 p& z. G/* Start the clocks */
+ U! Y' k( }/ y" ~) s9 zMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 \) P- Y0 } q8 h8 F
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */2 E% p3 R5 J8 \; Y, n% m
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 w( K2 d% c# j" ^EDMA3_TRIG_MODE_EVENT);
6 q% P. [: }( Q1 P5 i. F. jEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 0 V G9 ?+ A7 ^7 O
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
3 {9 `, ^5 {. s9 OMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);. U, l9 I1 P F V
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
+ ^2 W8 I6 @; w! ]while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
4 M/ E. c( b) @4 O1 r( uMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
r8 @8 S; H+ o" v8 @4 GMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);7 m) G3 _' K$ V' a4 L: b! o
}
9 R9 J! L3 ~! I请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
5 J. b6 v# O1 u4 P5 h" D |