MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) s7 ^. v% n; ninput mcasp_ahclkx,
input mcasp_aclkx,
) j9 ~' H  j: _# s9 Ginput axr0,

, P' y1 K# y2 n. Joutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
/ S& J" a. q$ r: p! ?. C0 o, youtput axr1,
" i) f4 U' g# l! \( T

assign mcasp_afsr = mcasp_afsx;
% m, x8 }! N2 @1 C9 Y5 R+ t+ c! N2 @assign mcasp_aclkr = mcasp_aclkx;
$ [$ S) G, n) l3 t1 _' u) j4 Aassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
7 X$ v2 r7 Q% t2 z5 r- t. g% A{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 q1 }& I" N, ?+ hMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
; R% Z% P5 T8 {9 SMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
. h/ b) C/ u' d7 H, V5 CMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: {- y1 l% R- P( H+ A9 IMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' F  |3 u( b& J& AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( W% r" ]# W% U: SMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 A* r# Q0 \% Y, UMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
5 Q: `7 {) b- bMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
1 X# a* a/ }2 \4 X; iMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
3 ~: u" p. V2 C9 [$ QMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ a4 t7 z$ f5 r' L0x00, 0xFF);
) ?2 i6 r1 i' F! |' p
. x- A4 c* o% j9 s9 X3 i( A  t. o$ f. J/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
7 o- B# C" L. u. p+ c9 }*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
+ a* R" @, O* {** Configure the McASP pins
$ c# ^" G- [5 f9 e# _** Input - Frame Sync, Clock and Serializer Rx
' O. w3 L; T5 k: S+ I4 _** Output - Serializer Tx is connected to the input of the codec
*/
% U; q; x) R1 m1 EMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- \* W0 n: p0 X; a1 @9 h  JMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& @- T" G4 n) ?' w- L" k2 Y| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
- S( j9 w  [' z6 ^' [5 n9 q2 W| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
8 f  n6 F1 }9 KMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
/ N: }. w+ q  ]2 T& w1 }( t| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
" n/ @0 x( K- g, i+ p- K0 E( Q| MCASP_RX_SYNCERROR
* Z1 M1 n  \1 N% z) _  v$ || MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
* }2 Y0 ?5 i: z: @2 Y% S# [" j3 Y/* Start the clocks */
% |- c* ~/ g+ u3 |McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
0 x$ T/ t- U' \( e! oEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& {0 d! W. ?8 u  O5 HEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
3 g# d2 b! ~/ {# k3 N2 S" HMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 R! {' D  h/ U  v- ^2 m* z; U}

  G8 l. v" o4 Q+ P4 P" d3 ^$ P

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.