|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
: b2 o( {; k4 I8 a5 `input mcasp_ahclkx,- P5 c0 r/ \3 F, k& [0 Y: \9 P$ n
input mcasp_aclkx,( k! C8 b, f' G& Z) G" G
input axr0,+ X2 ?' S& q. j
/ e! {) M* E e6 Coutput mcasp_afsr,
8 ~& _# @! F% Joutput mcasp_ahclkr,
$ B1 P7 k! n- a$ S; ^* Z) @' aoutput mcasp_aclkr,: s' E- @8 `; I& i( o' L; G; e
output axr1,* ]6 R( r( {# j# _
assign mcasp_afsr = mcasp_afsx;! r6 d# }7 c [* U5 ]/ k; g0 m
assign mcasp_aclkr = mcasp_aclkx;
- ~; p% f7 A( M' G& Y# Massign mcasp_ahclkr = mcasp_ahclkx;
w. G- W& c) R: q; wassign axr1 = axr0; * i7 y2 s. X9 ~3 w( g u5 P) V( k8 N
" f; [1 S6 ~+ v9 J+ ?
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
- M$ }. ~) X! m3 Q/ U! W) Sstatic void McASPI2SConfigure(void)
( v8 ^5 d, h; s4 G{
& b( c& m8 l! D, ], GMcASPRxReset(SOC_MCASP_0_CTRL_REGS);% R: N8 s. N/ O p# P1 f0 A0 @5 }
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */3 ~" q3 o7 i5 t$ R) r
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 z: J. i' _# Y, @9 lMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */1 }$ H! C# c; t3 J/ ] j
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- k; @; n: N0 R/ H9 N/ Q
MCASP_RX_MODE_DMA);
; D. b. ~5 g' u8 H1 aMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( t7 \% M, F6 p- c; l+ BMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */9 t3 x# d' T' k, r0 N
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( ?7 G3 K; I. Q. y/ q8 V8 kMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 ~( }/ c' ]) N+ A; d% F, bMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 6 d4 w/ ]: z/ f4 n
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
' ~' q0 ^7 B% z) D1 i& g! PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 o+ q. x8 W5 @% x% MMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); S0 i' G/ i$ h. s/ r: T3 k
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) B$ W! i* Q, K; I- o0x00, 0xFF); /* configure the clock for transmitter */
3 H( a/ G5 m9 ] z' kMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);- |1 `' X! F# X0 x
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); g6 Q1 X8 `( ?9 ?5 U
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 b& V1 [' j5 j& z$ k0x00, 0xFF);2 J A t6 K4 `1 Y$ f; U
0 L- Z8 o: u* h& G0 K$ H/ s
/* Enable synchronization of RX and TX sections */
# k& Z2 o- T7 I0 aMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */. X6 g& l9 k2 B! @7 w' q
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);' z7 l& K3 I, D0 b+ F$ b/ @
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
4 w, e- k- c* |4 ]( R" s0 T) e** Set the serializers, Currently only one serializer is set as, D* u S. U+ v0 X2 G0 C
** transmitter and one serializer as receiver.
: H: t% M, p n5 \1 q5 Z*/
, J5 b/ l4 d5 G; mMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 L. v+ p' X4 @: W% q* G& rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
$ E' @! ]: Z: i* u ]3 S** Configure the McASP pins 0 h" g& O3 m9 q q7 } j
** Input - Frame Sync, Clock and Serializer Rx; k- |* u# s& w2 @7 M% F1 j, f
** Output - Serializer Tx is connected to the input of the codec 9 Z% O3 Y5 p! l! b8 b5 Y
*/
) f1 F6 f$ @# F$ `$ K8 ?McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);/ ]* N3 w- Y1 L
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- B3 H% L+ ?. N h: t' A' M1 L8 I% tMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX5 S* u7 O% ~+ u" \! i) ?8 y
| MCASP_PIN_ACLKX
1 V( D; J' p! I- B' Z* B| MCASP_PIN_AHCLKX& Z1 I/ A1 ?0 f4 o" |9 a
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
& U& S( D8 e& Z2 mMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
) z/ p3 g* s ^" I7 N7 j. }* U9 P| MCASP_TX_CLKFAIL ! @& v, o0 ^$ D& H3 |& ^! W. O
| MCASP_TX_SYNCERROR
B7 ?0 e! x: _, @| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR / c. S. Z) H+ B8 ~, I
| MCASP_RX_CLKFAIL7 o/ y3 P/ P) m+ H* L
| MCASP_RX_SYNCERROR % Z* n' `4 b0 K6 n% E
| MCASP_RX_OVERRUN);
0 _5 A9 h: V4 B) b5 a- B} static void I2SDataTxRxActivate(void)
. t% E! Y h* O0 J. V$ \+ t{
* h& a, X! K; W; f/* Start the clocks */
, y! Q. V8 i- H8 P) mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);3 G) G6 c( [; ^4 F- x- z
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */5 q# i# f. C" n9 \, q0 P$ l
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, K/ J/ u0 l+ ]" yEDMA3_TRIG_MODE_EVENT);
' ]* y8 I8 ]1 ~8 n0 n# nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 ~7 q) V) v e" z' x3 ]; A' i8 \EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */$ d) E9 z. v; E. q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 ^. Q( ~) U0 H K: r. L6 a. \McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
, m/ B" n4 V" f- h! B z# mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
3 A: ]+ W) B4 b1 F2 w+ \) _McASPRxEnable(SOC_MCASP_0_CTRL_REGS);3 k9 R) h4 Q$ ?+ W# d0 f
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);$ y% G0 ]6 c% `6 u9 i1 ?
}
' k8 K( `5 |0 O) T, L' V请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
' ^& G6 h( I% I |