MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 a) q3 O; z$ K0 l! Finput mcasp_ahclkx,
( e8 A+ E6 o4 a0 \0 u" A0 ginput mcasp_aclkx,
input axr0,

& d5 |2 j, k) _' Joutput mcasp_afsr,
6 V/ ~: B$ h6 koutput mcasp_ahclkr,
2 ^* t! ^' E4 W3 R0 Boutput mcasp_aclkr,
4 F; n7 f6 r7 l3 Foutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
! {- F" A% ~/ b8 N' _assign mcasp_ahclkr = mcasp_ahclkx;
6 m  \! ?% l7 V9 g! Bassign axr1 = axr0;

7 R( O2 E# J" _1 g6 \: |

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 O' p3 L6 u$ p3 b: K0 U+ x  u

static void McASPI2SConfigure(void)
) a5 D8 s. _; i, ?& T{
: W1 b4 r- R/ N; sMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
. l4 P9 N2 w6 a9 I$ ^McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
; N6 N$ Z/ |1 k  p3 p$ ~McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
" H. Z8 B! `/ @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! ~( d9 s2 |# u; E+ m- h: ?MCASP_RX_MODE_DMA);
5 s. }! E/ i+ n- h: o5 _  P& mMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& j' W6 {* l8 P: a* zMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- O4 h1 H2 g+ h( zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
7 O, ^: u. |) X: l$ t4 Y9 n1 D2 e4 FMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
" y: ]0 }6 I3 v+ }% y4 @! Q2 `: V: ?1 \McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

8 ~; B' [- l. |8 m0 m/ M. S6 o/* Enable synchronization of RX and TX sections */
, M- @/ I* c& w6 ^% a; cMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
# a& P  d& ~9 b3 {; u5 k*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
& r1 t8 N: T; c$ W** Output - Serializer Tx is connected to the input of the codec
2 t6 u* M1 H# l* K% L* M/ z; u*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 o7 S$ ^5 P# _9 V9 n4 @McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  x2 r3 P+ n, s| MCASP_PIN_ACLKX
' p! ~1 y5 m  m  l, Z$ y) t/ r| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
( k: S" ^% k2 V5 r$ J7 Q9 Q& \McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! }& ?6 O& Z9 m( h. Y| MCASP_TX_CLKFAIL
$ h5 B+ l5 i7 L| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
5 r# B; h: t( h5 _# R. ?5 _3 g| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
9 q1 Q- q& L# D1 w! \- G4 S{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
8 Y" x5 _. ]8 ^- p# @5 B; N$ aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 ?: T2 N' @$ m5 m, IEDMA3_TRIG_MODE_EVENT);
6 I) D' D. m( yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 k; b; G$ ~, o/ C. z0 g  @$ BEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
- C0 o8 X6 {. ]3 t3 f) {; R" W7 h2 zMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 E, Q% ?- m0 v1 Z4 \McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
4 ^( F6 F3 I0 `8 W* h9 e. |1 f  GMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) {  x- ]0 L; x# w6 f