MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 k9 o- h0 ?9 u) Rinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
2 |* v) @( Z1 T0 ]) J9 Y, b% M" C
: y! Y$ S0 ~: s) x! G! @0 k  F8 Qoutput mcasp_afsr,
* v: `1 U8 E# C) z: Noutput mcasp_ahclkr,
! @% V  d! Y3 E3 _: J: noutput mcasp_aclkr,
3 D3 m: @! J( c. h: f/ S: ]" Aoutput axr1,
1 \4 y& |9 ]+ n2 Q$ _

assign mcasp_afsr = mcasp_afsx;
% d/ c+ `, T" |6 K( Bassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
7 ~3 a) W. t8 a$ j{
+ w- ^9 n5 q1 }8 ^! }- n/ iMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
: t+ L8 r: {. gMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' k! g4 n" |- q& A; E3 I6 k! K, cMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 D6 p" q8 Q3 S- d8 YMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
; V/ Y& y# i# G9 l' A0 _McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 @; o1 ~. k+ ^6 O7 ]MCASP_RX_MODE_DMA);
# M! c' o5 z4 fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 l: W/ I  N/ w; ZMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
& R. a7 m& p" Y5 D5 w1 WMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
4 ~, d- }9 q+ D/ MMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
" x6 _; w! s! X0 L( ^- NMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
$ `2 h2 B5 D: QMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
6 ~+ z7 ?' ]4 s  a% y( }) i7 y* KMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
- X" y8 O; Y7 w1 Q+ gMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
# q2 I3 l! T: y9 v' M2 Z
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 f( {  Z/ B& i& ]) c5 TMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
8 d5 U5 p( s5 E8 h- F6 Z+ O** transmitter and one serializer as receiver.
9 \1 {# t6 G9 k. }: K*/
- M0 `! G* [0 R, A) U' O5 p4 h8 mMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, C. t. k+ O; R& ^& YMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) o5 ], v0 V6 U$ a0 S/ O5 a, a** Configure the McASP pins
8 a: r% I0 m8 b$ x& H2 W! x4 Z** Input - Frame Sync, Clock and Serializer Rx
) y9 J8 o& z$ P; X** Output - Serializer Tx is connected to the input of the codec
. w# G6 T" F. ^2 U( \*/
) X# V0 t/ a4 P) RMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; O6 P4 q' y! C9 h) ]: I6 q| MCASP_PIN_ACLKX
( h8 a) p; R# v0 h. G* W, \| MCASP_PIN_AHCLKX
+ ?0 x( R5 p: p2 @| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
4 p$ W  n6 N& nMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
% o* k9 ~2 y+ F  h" y| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
9 ]# f( E+ M2 i& Z| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
! l1 s' g0 ?" ^9 ?3 Q| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
; [% T: v' G; L/* Start the clocks */
. t$ O! V* X, H4 ]1 @2 {( Z. |4 KMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
9 d; }, C3 S; v8 A2 TEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
& K: [3 j4 f& V0 t" s4 z8 U( C- tEDMA3_TRIG_MODE_EVENT);
- |9 y( R5 @- J/ gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 Q: S* A, P/ ]" ~. N" QEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. o! u% a0 I/ qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.