MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
* z6 \$ u8 ~1 |" k5 {input mcasp_ahclkx,
8 N, O6 d* _$ N: p1 o  c- minput mcasp_aclkx,
input axr0,

5 i$ A0 T8 K7 C; q0 ?output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
+ Q/ i- J# f/ s2 e7 `- C" ?/ F

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
0 b' @! y! X- h+ a1 A. wassign mcasp_ahclkr = mcasp_ahclkx;
5 l6 e. @( i8 C4 Y' c  nassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

' q4 e0 N" t: ?3 {' H

static void McASPI2SConfigure(void)
+ S  y/ F, T# f8 e$ y' |{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ P& _6 l+ l# J% p5 E/ HMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
) Y  b$ D, p" n( r" s& r$ n3 ~McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
3 O: i1 Q& O% C0 b* C) kMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! |8 x) e9 C' |; GMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( E3 _$ a, U  h" v9 }5 i/ bMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 l8 N% D$ g& a) `$ c/ lMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  `6 z, ?- b/ A# S7 XMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 l# G$ F8 J7 o9 ]# nMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
3 {* L/ \! |7 t' GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) F; O3 q$ }7 uMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
. Q2 P) E- E6 I& B2 zMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
1 l: {: w0 x4 b  l4 IMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
" ^# ?' L+ x( B: i" T' v** Set the serializers, Currently only one serializer is set as
& ^1 k) ~" C$ e) v. L** transmitter and one serializer as receiver.
*/
! Q$ }' b9 z. T, J9 [5 ?McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 C3 [" |; g- e" C# w  S( d7 vMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
- n  ]) m8 J: g" n# T+ E** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
4 E* G% Z/ E/ a' z" m** Output - Serializer Tx is connected to the input of the codec
*/
$ q: Z( B8 a7 ?3 M) IMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 s! [) s- @  J/ D6 ?McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ l2 U. ]( R3 `+ V# D! Y; v9 h+ tMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# g% E5 U; r5 e4 o- d| MCASP_PIN_ACLKX
! v" C) a9 t8 O| MCASP_PIN_AHCLKX
4 r- S, s$ n* O8 ]8 @4 X| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
4 Y3 c  J) f) ?5 E6 `9 j$ r| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 M) Y8 Z# s' V| MCASP_RX_CLKFAIL
# h# d" \& O. a& w! P/ o+ I+ u| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
8 @5 Q3 y" F+ wMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
  X' H, j9 r: ?, l7 SEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
' z* k2 L3 y0 N' oEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
4 k3 O% o; x# F; PMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
5 y8 W6 _. a' a- q9 e' iMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 I: C7 U+ F4 Z  B" N3 `- x6 k}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.