MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
( R" w) p2 {" z( K* ~input axr0,
9 S' C9 g: n+ b, r! r8 h. \2 a, E8 P
! c) z( i' O7 u: \' V! n9 l: M# ^& Ioutput mcasp_afsr,
0 O6 [# n4 U5 M$ o7 l/ ]8 aoutput mcasp_ahclkr,
0 d8 _- @/ L& e# Q" Qoutput mcasp_aclkr,
output axr1,
4 F/ _+ E' ~- t' r$ J0 P* D! |

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 p; q! B6 A( r

static void McASPI2SConfigure(void)
{
9 ?# ~  U/ l; {7 zMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 [, U+ _) N& F2 `- S# l; o! QMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
& A- j0 y) P3 y8 U. u! v' Q' rMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 C* M, J2 t! u, d  {1 \McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) q4 ]( [  y/ d- zMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ r! u' A) D  v% H% a, |* p- v. eMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% T: C, J  `6 F9 D' ZMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 b. B7 A9 `+ d6 C% HMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
( V+ m+ |9 q' r0 BMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
. i2 E1 |- j) e- \0 B/ ]' ?McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
9 k0 }$ z7 Q* l8 l4 UMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: d2 e; O5 ?# G0 {McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
; i/ L* w5 i) E4 Z4 p6 a4 J*/
9 Q5 r1 O$ m5 ^! z: G9 Y9 ~* T- X8 [McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
# O+ u, O. V3 x9 e, D. UMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
0 U4 `7 m6 v# L. Z** Input - Frame Sync, Clock and Serializer Rx
( ^" w) `; C% M" P6 O7 Q** Output - Serializer Tx is connected to the input of the codec
0 v+ c) U! v7 D*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 ?0 i" F, a; S+ B" Y5 YMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" t; |4 d: j  K8 |/ s* R0 K1 R  TMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
1 |) @4 O6 N7 S2 a! O' n| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
" E, c5 e' E' m6 G) a" pMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! H. [6 t  i5 O| MCASP_TX_CLKFAIL
* K& I+ `4 `& p( j+ M; `6 p7 m( r& ~& W' ]| MCASP_TX_SYNCERROR
7 S: \3 |5 \$ u$ W# J| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ ]6 L2 t3 k5 Z- l| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
9 i! v8 \- b4 q- v| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
+ B( P: s" M# L. [, k{
, p: z2 U, N5 w- \/* Start the clocks */
- x2 v  T  Q  o! i7 G$ @McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
$ H+ l. L' N! i: RMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
) }2 O/ i. T9 `& |* S  L! z. VEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 A  z+ l" d% J% p. J. x# {EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
" {/ x1 |, S% J8 N+ UEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 ]8 \- O" i3 M! k$ L$ DMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: c3 {/ |1 ~2 K+ ~McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) B. T  T+ u' Y5 w9 I6 x$ VMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' Y2 S8 F6 F1 i# g0 NMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! o- B* X: j( Y  {- _

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.