MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
5 _6 E% u; a6 f( Ginput mcasp_aclkx,
input axr0,
: ]) T, q& G: ~& b- C  K" n4 k
output mcasp_afsr,
2 W6 M' x0 s' Aoutput mcasp_ahclkr,
output mcasp_aclkr,
3 u5 ^, Z5 v( y& k: I- M0 D3 o- F8 R, Voutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
6 f1 j, y" n. n$ a) D3 [5 \1 [* _4 |2 tassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

9 s9 @' X& i- y8 h
/ h; T% Z' O% c5 _0 [) y: m

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
: c# q' Z! Y/ e" u* R  K+ C5 r- s{
3 G' C3 a. u" q$ YMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 Q' f6 f, B6 e! zMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 N7 \$ `8 T, m3 TMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ Q" d3 d3 M" ~5 P! Q! H, o; |McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 ]; c' t1 F8 S# QMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' P# k1 |, m4 c" ]7 U$ }4 \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 d8 X. u- S( lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
, W. q9 X; e3 H1 HMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
4 P# _- _. h+ k: S6 l" n) }) Z% r2 }1 aMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
! {$ a" q* j4 c: k3 ~6 lMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 m9 o! B. }' C0 ?6 Z; O, m+ zMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; ^- v0 Q2 E6 i$ Q* T/ Z3 QMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: l1 f6 B6 Q: @4 f! W2 U0x00, 0xFF);
/ Y. ?4 t' T6 J* l
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. B# z, ^! |1 o- o- B" B5 eMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
, F6 Q/ ]) v! h- f** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
- ]+ G$ d& Y8 s) MMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 ]6 D5 X  b6 H$ C1 C/ nMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
3 |* P' D+ \+ M** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
& |( `1 l  E* ~9 E7 B! W** Output - Serializer Tx is connected to the input of the codec
9 O5 c% }! r/ m*/
' r7 T. _6 X( U9 @: J3 o- uMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
# s+ ?: y4 [5 s, I4 C& Z" zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
( {0 |0 S0 e2 Z) E- oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
1 P) H. w8 d3 A5 x7 S0 q| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
# N6 b3 v0 q5 s  N/ q2 RMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
* d' v3 L5 E5 d- ]( N" a' b| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) a$ d# A, E$ C# {0 w| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
4 T: Z' N9 N, z& S}

static void I2SDataTxRxActivate(void)
{
& {4 u6 ^, y9 h" X/ L: l/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& V# ~- c! r" K3 TMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
4 r$ w5 ]5 J% [9 o4 F( |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& U; O& T9 [, u; d& S) |# qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; l2 r$ Q. ^7 i. d; wMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
) K+ B1 Y) Q/ G# b$ I  _McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
6 T# X) n4 ^- }while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 j9 e( e0 j+ F2 ]McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! u6 |. B* \! h& v6 S

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.