MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13016|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,# O' K4 \0 U. f5 Z6 O5 C
input mcasp_ahclkx,
6 Q' f' Q3 M6 ^# h" j# einput mcasp_aclkx,* E3 R$ ]& I7 h( O
input axr0,& [0 P/ S7 g+ w7 b" ?, |* I5 F

5 F/ x* j. Y4 S! a9 \- S0 Coutput mcasp_afsr,6 o' J4 c0 v6 c5 t+ z6 A. {
output mcasp_ahclkr,+ ~. w8 s" z5 b! i# P6 c5 P; b$ N% E
output mcasp_aclkr,
1 Y% F' b+ z/ ~! Youtput axr1,
2 i, {* b5 ]" O; S# ^/ |
assign mcasp_afsr = mcasp_afsx;
, \" ~; f6 \. e+ h2 M5 I$ Cassign mcasp_aclkr = mcasp_aclkx;
# Y: O- \+ n/ k- }, ~* Gassign mcasp_ahclkr = mcasp_ahclkx;
7 J+ M! s6 B8 I% j, Jassign axr1 = axr0;

3 x9 _, S7 k4 h# o
/ H. o, K3 t0 a  z* ?% E& W
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

# @9 U! O* k: @$ E) U
static void McASPI2SConfigure(void)
$ |6 o; `9 p5 S" S$ U{
8 f( i- K4 S4 ~" q4 x* [6 ^McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# }% M/ Z1 m) `" [5 C) w5 {McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */% v1 t5 d! U, d" i% J6 V4 Y: k
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: w. i( ?8 |6 c$ j6 {McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */, O0 Y4 u" \" T4 d' c
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ I8 Y6 W& q$ O# a& |
MCASP_RX_MODE_DMA);
" O3 K1 y' ~; G3 T7 z2 m% XMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 G% F$ I+ M4 v. C! r4 Z8 XMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */$ z- X' x; a6 c/ a
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ ], o! c& i2 ^$ WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);  T8 l! m6 S- s' I. B
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 9 `! f7 g; m. m* l6 ^( Y0 c- k
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */0 a4 x( V6 C0 Q& e+ @& M5 l! A
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);+ B2 c4 @# R! `- p7 a6 M
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); " E7 W5 |7 B9 l  F
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 Y: q4 Q* Y( S7 b0 I3 ~% h0x00, 0xFF);
/* configure the clock for transmitter */' z- r3 `: @1 c% A3 e
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( v9 {  J. ?) r; p% I
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 2 w8 o' L8 f! X! u# F
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
9 ?; \: c8 R5 b0x00, 0xFF);
( O0 C+ r7 ?0 ?8 Z/ X$ {
! t) Y6 [2 b1 V/* Enable synchronization of RX and TX sections */ 4 K  {: j% G/ M, p6 O
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ e1 b9 R+ ]. o+ X3 {! L/ HMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);; W+ J( v8 J6 @
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
, L9 u- P+ g# l** Set the serializers, Currently only one serializer is set as% x5 O3 I9 M, ^/ s  _6 D
** transmitter and one serializer as receiver.
9 z9 M8 l0 r) i# v+ W2 M+ M*/+ B/ T* f; [' u' Q
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);7 a# r4 d8 _% I
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
' i# w+ `+ z, d1 N** Configure the McASP pins / l# Y' f. K! x- h! q  @
** Input - Frame Sync, Clock and Serializer Rx
* C0 ]( v$ K1 ~2 @0 N' ]2 \! f** Output - Serializer Tx is connected to the input of the codec ) I8 L+ R8 Z" m8 _  P
*/
$ Y/ P5 I* z2 p2 D2 t8 ?McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
2 n2 X7 w( _0 B! h0 d( w0 K  k/ gMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" T7 ^% z. g$ y" g( ?McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 q5 N$ w. j$ ^! B( [5 K' y2 E| MCASP_PIN_ACLKX
; u0 V; U5 t( T| MCASP_PIN_AHCLKX7 j/ b) A8 `0 t/ p0 t! p
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
/ \1 X' {' `1 ?# L8 NMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR # B  G" _% P, l. {
| MCASP_TX_CLKFAIL * `2 m1 {+ Y# k7 @
| MCASP_TX_SYNCERROR/ A. I7 I! z& ^2 m. O
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR : s9 `. b! j9 ^2 _3 B  O$ q
| MCASP_RX_CLKFAIL+ R* i) w) A) ?, q6 Z7 \  N. ?$ ~
| MCASP_RX_SYNCERROR
; q" w8 |* k; z6 J' J| MCASP_RX_OVERRUN);
8 a$ [) Q+ G! S- i}
static void I2SDataTxRxActivate(void)% x3 @  r$ e& J. m0 {; D
{
! V) ?+ T- L/ h7 A. d/* Start the clocks */
" h; y) f+ x2 DMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);5 l+ K, C0 p$ i7 D
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */  J+ ~) f# g1 V  N
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
+ n! ~3 \( i5 |; v% |EDMA3_TRIG_MODE_EVENT);
& q' t* y. e# JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ' u+ q3 \  g7 l; [/ E9 h  w
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */( `3 y& H# f% `; \0 Q0 A
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);5 p5 V. Y0 \) U' n. O
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
5 O1 D$ `& L; b1 L4 F" [) Uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines *// z: C: p: Q1 R  f
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);% n( Z) G$ H  O* q  G
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);7 ?( t, G0 [; {6 ]3 v; _! u
}

7 p" h) \& k! J' |
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

5 i* P" }2 Z3 X$ \% J
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-8-7 07:58 , Processed in 0.054859 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表