|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
+ S' H4 _" m. Z X8 rinput mcasp_ahclkx,
9 n9 l5 m6 k( [0 _" l5 Sinput mcasp_aclkx,$ z1 @3 x5 o+ }0 `5 U2 [
input axr0,- \5 ^% E0 O9 q7 o3 c
! C% w7 _: {. ?1 I7 m( h
output mcasp_afsr,$ R# F# I' K4 _
output mcasp_ahclkr,
8 C$ ^; ^( b- J3 i" \& woutput mcasp_aclkr,. }' F$ R9 }6 k& ^5 ?$ o# z
output axr1,
% h: q/ @6 ]1 R$ R assign mcasp_afsr = mcasp_afsx;/ L/ M. [8 e/ V% O
assign mcasp_aclkr = mcasp_aclkx;( `( H: `& V* {* G0 r+ ?
assign mcasp_ahclkr = mcasp_ahclkx;2 k9 O/ b l- U
assign axr1 = axr0;
& Q* m3 v3 Z! B1 U2 D" A7 k5 r2 K9 s% x4 B( y3 i$ }4 m+ {4 ]7 H
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 2 R. {1 m& a; j9 |6 `& Y, m( y
static void McASPI2SConfigure(void)
9 [# O7 n' u, E- O$ V1 v{% u8 v% q- {4 T3 ^' \. F
McASPRxReset(SOC_MCASP_0_CTRL_REGS);/ D/ b) \- E& u& l( g$ X+ y: P" x& ]
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */1 x0 ?+ W/ R$ v9 c1 t
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 f" r0 m) v5 T/ @: i+ g+ iMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */, X. C. _8 W$ U
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! X; X+ ?. u( K% c- |$ T2 VMCASP_RX_MODE_DMA);
' y1 m8 m, }, {+ x2 i) o! SMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! _0 o3 V" Q% N) w% t5 G' z, F- UMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
! g! _# Q9 H1 q1 dMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( h1 d H$ v/ m- o0 O5 @* QMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, l5 r* X0 J" C/ ?* j nMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
- K4 u4 N5 _$ x4 yMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
5 A3 q: a' [# d8 F YMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) J$ Z5 I: y+ mMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: v/ C D6 f+ I+ Y. qMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,' y% n' ~4 P( j
0x00, 0xFF); /* configure the clock for transmitter */
6 D' T- Y# N0 w2 fMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);) k% q. |- P+ m- @" B( \" h& l2 ]
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); , I0 H2 |0 q6 E; U/ r: H$ Q
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: B! _) Z' d) ^5 @% Y3 d8 q0x00, 0xFF);
8 J; H* s- T0 E5 ?
. p, e) ? I+ [ _/* Enable synchronization of RX and TX sections */ & L$ {- w$ b. q* o/ d
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
G9 S+ r) x) u9 E2 A/ n5 a% d! eMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);% n( v: N7 c& N/ ]
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
- u5 G6 @/ ^/ o** Set the serializers, Currently only one serializer is set as% U% t: e n( T9 M
** transmitter and one serializer as receiver.
# S3 y6 D ?. {9 o2 `# w/ X*/) _! L5 `+ E! X& _
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
8 C& }1 D7 b7 u# kMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*6 a: g* @% X% K) v3 x) N+ x" s
** Configure the McASP pins
( g, W6 C* V2 u** Input - Frame Sync, Clock and Serializer Rx0 R7 C. n7 W' Q4 B
** Output - Serializer Tx is connected to the input of the codec
6 c+ o! G8 k2 ^ j# v*/+ A) D) H4 X0 i5 n2 g
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
6 g9 x$ K& M4 H; V/ X" O$ Z G. }McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 [6 r& j! a( Y9 J$ \9 L) QMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX( E) I% T) k: c* g6 S! |
| MCASP_PIN_ACLKX( h7 L/ `8 Y, |$ `4 a- ^
| MCASP_PIN_AHCLKX9 r# `; O2 s8 M
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
' q1 I a3 R( n$ ?2 E* _7 fMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 7 j0 Q d( W# ~; d! u1 X( n
| MCASP_TX_CLKFAIL
% H$ }/ b7 C( [) F" i| MCASP_TX_SYNCERROR
6 o- H+ W5 h1 E, n- m| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR H0 q# s* ~. @ d
| MCASP_RX_CLKFAIL
+ N4 G/ {, D, j( V| MCASP_RX_SYNCERROR
! r, F1 a( Q9 b! }" `| MCASP_RX_OVERRUN);* v. f5 a% i, R8 }' Z& q* M( L2 b
} static void I2SDataTxRxActivate(void)
8 e- M6 c+ J* U2 M2 F{
! z% k3 m/ x- h, w/* Start the clocks */. K) R5 t& d6 h6 o
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
' Z: i" c4 O( x# v; [1 PMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */: \9 V2 @; m) K5 R1 V6 G/ S3 I& m
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,3 _8 h" [. ~0 W1 N m
EDMA3_TRIG_MODE_EVENT);/ I3 }5 ^8 z1 T+ B1 _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, " z6 q+ S9 u" W# V" F
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */; n, l. a. u8 ~4 `' U( O/ u
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);& T1 [ `! Q. Q' o5 O( i, \- S
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */, R' [$ j0 {4 |" A W* V
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */3 t# A; ~% y0 p% p- f3 x
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ r4 {% A. k& h0 A, h. _& `, oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);4 j1 ?+ T6 A" a
}
8 q y3 ]; Q6 x6 {- ?* g请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 2 N Z8 l3 S; n4 t. M8 H5 N; v3 w
|