|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
5 s. Y# {2 @: W6 yinput mcasp_ahclkx,
. Y% t, Q( u* H9 }, B; T( vinput mcasp_aclkx,3 A; T8 y5 C$ N6 N
input axr0,9 ~. O6 Y5 y5 O& W1 `
8 Z$ h8 V/ R+ K, p; U: w
output mcasp_afsr,+ W# H% L! l: {: f; {) x. M
output mcasp_ahclkr,/ n1 K: O" I5 ]" f; n0 B+ l
output mcasp_aclkr,& d, E! `4 t6 u- P
output axr1,6 E- M2 f& U5 `' U4 Z' B" d3 A
assign mcasp_afsr = mcasp_afsx;
w, {" i x/ T# u* c3 D# ^; ]( [assign mcasp_aclkr = mcasp_aclkx;
( F% r5 k/ i( R2 `& Zassign mcasp_ahclkr = mcasp_ahclkx;
# ~$ \! v5 @7 l9 `% qassign axr1 = axr0; 1 N! a/ x* D) t: Y
6 ]9 b7 J1 T) L1 }: ^0 R
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 8 @. N/ E( ]1 E
static void McASPI2SConfigure(void)* @' T& j+ h2 `2 |5 B5 s- ?& u6 \0 h; {8 A
{% b5 v A% ~" P3 ?
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# S) g6 S2 Y) S8 qMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */$ u9 A9 f o' y
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& J1 r) s% h: LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
. P/ _- R7 H. K; tMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. T H b$ n2 ]8 N& z# e( c
MCASP_RX_MODE_DMA);' m7 M: H7 \' Q( ~4 C
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 p* H. D: F4 uMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
( Z T: G1 H, zMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: F' r* o4 O1 G* zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);# r: X' w( g% `8 N; ~0 F. n2 f
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, $ ~4 ]: U. a; u' K5 Z* I
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */7 }: I8 ^' t, A! [
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 p5 f/ q" z7 n- H1 g" s; m7 fMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); $ e% l; l) @5 v, \7 [, G
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 ~# H7 t: K) l0x00, 0xFF); /* configure the clock for transmitter */
$ W8 `& n+ s5 V& [8 g4 MMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);* ?# J! b% J: }3 o1 q4 D8 b1 S5 y3 Q
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
+ g7 S/ |/ l$ DMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 ?3 K5 Y( M4 [6 n3 [0x00, 0xFF);
5 g6 N8 P) z9 n; I
5 b6 B- P' ~* u/* Enable synchronization of RX and TX sections */
- _% b$ v3 _3 P3 S/ dMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 w) [8 I2 S: ^& Q; _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" M# H0 J& k: A* {: bMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
$ p6 V" z1 r2 |; d! u+ e7 U* p** Set the serializers, Currently only one serializer is set as d: V8 d8 x% O" e, H
** transmitter and one serializer as receiver.- c! I( f3 V* G, ^
*// S# i3 z% [" x% }6 P
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);% U! o9 p6 I. }% @
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*4 \4 m$ k; s: ^5 \. b
** Configure the McASP pins
j' {( J5 A- ]( L** Input - Frame Sync, Clock and Serializer Rx5 O. p! c% X/ b8 i" o+ U% D* P2 s! u
** Output - Serializer Tx is connected to the input of the codec 8 a1 r# t- M! b- r' s
*/, L6 _& d; i/ u3 k) M! K$ z
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);5 d% U0 {2 |2 m- J' l
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
: r9 _( b' X U# ~! fMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
O! P4 W) u. a| MCASP_PIN_ACLKX
" u" ]$ K" P) o$ y1 L# S% t8 k| MCASP_PIN_AHCLKX
3 c! f7 c( t5 R! s* g| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */: G5 d7 m' J3 s5 U) w9 l
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 s7 F1 ?6 }' g( T9 v' d- t% X: P| MCASP_TX_CLKFAIL $ _% D [( R0 p2 ~' t
| MCASP_TX_SYNCERROR
/ ?/ y! m5 K/ N8 B8 L6 b| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ( k, F* @3 o( N- l, f: k
| MCASP_RX_CLKFAIL
$ m/ n% `* O. H5 q5 y- l| MCASP_RX_SYNCERROR % N& x& |% R( u- @6 R$ V' T$ f7 e
| MCASP_RX_OVERRUN);
# S& T! s* v3 e} static void I2SDataTxRxActivate(void)
8 n, _9 A$ O; L5 F8 ^- K i7 ?{# B2 B( P% l% d5 c% T8 @* c
/* Start the clocks */
0 H! i$ A" a7 w$ DMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& d; @6 y; ~& Q# A) s3 k. P i0 |3 VMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
% v% C4 [+ t6 a0 ^9 J6 W: O: AEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,9 I/ V( r/ h! ?$ R! }
EDMA3_TRIG_MODE_EVENT);1 L8 {! l$ T! L; M; G5 b
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
5 F( j: B8 @/ ~EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
a) C0 i& {0 |' K; l3 gMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);2 Q6 `5 n# f9 H) N* `
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */" D6 T+ p2 G; ^) d& h
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
j/ {2 \; r( N) s% b# hMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);7 N, v, z+ W. I7 G# J7 d
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);' R& j7 ~. _1 } ?5 l9 ^# j3 U
}
' z: j n$ A: x1 E0 q& V* c请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
) E/ p: v; [1 _; {3 N, w |