|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,! _; S0 u$ }1 N0 z9 i$ ^
input mcasp_ahclkx,! ~: g1 a9 O0 n8 C- o' L
input mcasp_aclkx,
0 c- K; s) Z0 Z; m8 u( b( ^ P' E6 Binput axr0,
7 [8 M0 G, B" f; q. I, h
0 z8 i, I9 a( A1 g3 A1 Doutput mcasp_afsr,
, Y2 _' V7 X9 ?4 doutput mcasp_ahclkr,) \ ]9 R. g7 T' d9 Z( b
output mcasp_aclkr,
9 p$ H) f+ D9 Poutput axr1,
& c) D4 O' _/ Z( u# L6 y i9 h assign mcasp_afsr = mcasp_afsx;
- ?4 |7 N1 D1 Yassign mcasp_aclkr = mcasp_aclkx;
0 e9 u5 t; m& z q9 \2 [assign mcasp_ahclkr = mcasp_ahclkx;) ?- a7 u& q! b
assign axr1 = axr0;
7 H( O4 W2 N0 n8 P2 o" q# v6 F& w& C+ y" n: O
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 2 Q1 p5 T1 T$ N
static void McASPI2SConfigure(void)
1 L4 t. r& M" }& U5 f0 J5 G0 ^{
/ ?: O7 y4 E# A6 YMcASPRxReset(SOC_MCASP_0_CTRL_REGS);* w/ L" Z, F% }
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
; s9 O. P1 [# d! r# r8 \3 {McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);9 I# X5 }' b3 D( h7 h) A9 i' P
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
& O/ O* x# U0 }" b0 CMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* l% v$ {" e2 n
MCASP_RX_MODE_DMA);
1 q5 ^6 `7 L+ aMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 r9 d4 }! c- I0 R6 c1 }MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
, X$ o3 ~& `; m' k. G5 j- @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 6 h, J9 E: q1 Z4 t* r6 g. V% g
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);7 \/ a5 J( N% s/ G; j
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ' w# x4 P; z( e% A- q u% Z
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
% p7 b) Y1 O5 }McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
7 Z. k. p' @4 P0 A! r. nMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 3 J3 S8 a- e) }/ W! X; O& ^5 E
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 V% A- B1 n! d0 B L& F0x00, 0xFF); /* configure the clock for transmitter */) ^) {) ?5 _% q$ C( Y: V
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 v# N4 `$ z6 T4 J: }+ }, ]3 }
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# Z9 _6 _1 s- `) PMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ g1 v& ]; S1 p2 o0x00, 0xFF);9 k/ `. C9 J" S& s% f) ?$ n O
1 b7 P# _0 o1 t0 _9 n/ v' e/* Enable synchronization of RX and TX sections */ * J m8 e, G) f# I
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */; T: p; C' e. ?! Q& V$ c
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ o1 I' x$ Y( G5 b0 a) m& _McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
: h0 ^7 t j+ j! Z- R2 c$ i** Set the serializers, Currently only one serializer is set as+ m y) M, ]1 E
** transmitter and one serializer as receiver.
- T; _* F( l, P*/
) M3 K2 T8 A& T# x, u( lMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);. R4 ?( r: R; P& M, o
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*4 ^. Z" j; |9 e+ C" U
** Configure the McASP pins
: z7 B' Q) L' `' r3 S# b** Input - Frame Sync, Clock and Serializer Rx
, O0 c% u# b& f x** Output - Serializer Tx is connected to the input of the codec
+ i7 j/ s( C9 S F: u. o6 } i; T*/
3 e5 A5 q; f/ X9 fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);: {9 y$ T' x6 Y' L/ G
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
4 \( L: A' I6 w: kMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX5 x! m" k1 j6 n' ^9 w
| MCASP_PIN_ACLKX
9 G' k C) X+ K' S) M7 y3 H| MCASP_PIN_AHCLKX
8 w9 r6 L# z6 b; i, ^( D2 D| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */" E+ |$ p1 V, [ N W4 e$ J6 K3 A4 w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 J8 o5 D! [0 O' V, _( D. b| MCASP_TX_CLKFAIL 3 F% N9 i3 S& z! A( ~" k
| MCASP_TX_SYNCERROR
& G7 i9 S6 u1 J) W& A9 g, J# H| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 6 S& U: [- J" W/ F' b% m K! ]0 ^
| MCASP_RX_CLKFAIL2 {. Y3 E: W7 F# v2 ]; B
| MCASP_RX_SYNCERROR
% k; U9 p- E: S0 a: h| MCASP_RX_OVERRUN);0 ]1 M* s* F& ]( I/ i- [
} static void I2SDataTxRxActivate(void)
. L9 a+ y* y( Y' X; V g% B$ i% Y{
. L) @0 U+ c& B( g, Z/* Start the clocks */$ j: @4 }8 I/ Z( A0 N- q& _' w
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);$ V' z5 n# [: S9 e# Y% p9 L9 I0 Q
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */" i( E( I' o1 r2 V. N7 b. G6 f4 i
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,$ [" i: t6 N7 n) Z2 l
EDMA3_TRIG_MODE_EVENT);
& @/ c2 i C" vEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- P- }' ^7 f# N% ^* i# b7 |EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */) l% |, N- @. I4 t, l
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);+ [# s0 q/ d I; j3 T
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
5 l1 U6 x5 X. wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
7 A. d! f8 ^9 z( wMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);$ f4 p9 c+ i$ Y6 l9 S/ s3 z# c
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);8 C1 i, }7 H; r) J' i
}
# V5 P6 p: U# c! e请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. - B1 K# ?1 H- h( G' t \
|