MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
8 t# x) V, N* o! s  Minput mcasp_ahclkx,
) n0 g1 \6 E' B9 f  @  vinput mcasp_aclkx,
- [# S) `) [$ z! h' uinput axr0,

, @, j6 @+ c8 e0 D. ^3 soutput mcasp_afsr,
+ J, l2 y. e' moutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
+ L. ^$ Y7 s7 Vassign axr1 = axr0;

! M+ D, T; P; a* s3 W9 B  z8 m# W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

% o4 n8 P6 o4 m1 S- X

static void McASPI2SConfigure(void)
9 }4 I5 J3 o+ W/ O+ E2 ]: B{
2 s9 a; r4 P3 l1 k# MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
& ^6 {9 I5 Y7 KMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
" h, M; L" E$ N8 U7 A- P$ ^* xMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ Y: k0 i( R0 _7 Z/ uMCASP_RX_MODE_DMA);
- v( ~7 T6 C0 J! NMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: x* {& L, M& y6 a" [4 v8 S( NMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
1 c$ v, o! M8 |% [+ MMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. P. j$ m' g$ ~' T7 ~1 E7 L# QMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- L& q! i% n0 j; L1 B8 ^McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ i7 i2 ]: R, Z0 g# Z: X% @* ?MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 T0 j  x0 K1 B0 H, {8 }9 ?0x00, 0xFF);

/* configure the clock for transmitter */
/ P" }& z  {' `4 _- L; S) G! S7 kMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* T! A3 v: B; hMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 h8 J$ k% p) x0 z2 U0x00, 0xFF);
) E3 R0 x% a/ e, ]7 ~
/* Enable synchronization of RX and TX sections */
# r/ K6 q( U, hMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 ]  n' W8 ^: t. |  a/ V- t3 HMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
1 s9 N7 H" o6 |! Q** Set the serializers, Currently only one serializer is set as
) o! l, H, N* u) b# L** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
/ t) t. O* b8 t& x: lMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 s. i2 m! B. O$ m  U; u4 JMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. p1 P% T% ~9 w| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
' F, ?. k$ M* g- I, I9 p, R" {9 J| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
5 Z8 F: F% s/ ]McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
' \$ \8 Y- E1 m% t! M| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* M" P9 J* D: y1 X| MCASP_RX_CLKFAIL
+ Q+ N0 M( h" L; p! v3 e| MCASP_RX_SYNCERROR
  o) q3 R7 |2 u/ c| MCASP_RX_OVERRUN);
' L, s) S/ a' j  q  ~+ X}

static void I2SDataTxRxActivate(void)
4 }  N; p: F( M/ b8 H( ~{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& t3 b. Y. w8 x% ]McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' v. y0 p% l* Q+ REDMA3_TRIG_MODE_EVENT);
% U: D/ z# o/ U: F6 lEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 q# {$ v5 T9 N7 t5 E. iEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 @1 @" w: _( r! ZMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
; H! n8 V1 k  w/ a/ F2 u4 Mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
6 }6 J) |/ E$ _9 u( Q( zMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& [  m8 A* @  h; m6 \McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 B+ ]) M0 Z5 L3 J}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.