|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
' o% Z% m" {- {) W2 A, ~; ]* P* y* M7 finput mcasp_ahclkx,
4 U- _) E' E. b0 J! R( H8 b( e) ]input mcasp_aclkx,$ a& t( A' I* ~; N. Z; ` Z
input axr0,
9 r c ~9 D8 R. f3 ?! `( P' t2 F0 W) F; l# p4 [, J. X+ q
output mcasp_afsr,
! U" r1 O& L4 L& N; K$ H8 coutput mcasp_ahclkr,9 {7 W7 f2 B$ z- A$ K- q% R! E' C! s
output mcasp_aclkr,
2 t9 N2 U, C! G3 o8 K, u: ~ foutput axr1,1 K. Q. T( a8 D3 V$ ^- u) r
assign mcasp_afsr = mcasp_afsx;
Y( Q1 @0 s5 O8 |! x7 Q7 ]- I* cassign mcasp_aclkr = mcasp_aclkx;
7 b3 E6 e2 j Vassign mcasp_ahclkr = mcasp_ahclkx;
( @0 a, K: ^/ s8 \0 Aassign axr1 = axr0; T& ^2 m( R, a z
* \* e E. b! F+ ?在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
9 |8 f) u' ~" i$ D# e- Jstatic void McASPI2SConfigure(void)
+ o+ ~ x) L4 h. F2 t: g9 o{/ U0 L) z8 \2 s8 k/ k7 x
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
; D4 K. N( r# o) nMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
" W. w$ C* t: ]% H! o) HMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
' ], u5 R; M) x1 M% @McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */- F9 A9 h6 u! h9 A7 I
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ M& _- Y3 a1 s& Q$ [
MCASP_RX_MODE_DMA);9 i2 Q& k' f4 Y2 h) J, V
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,$ ~6 e$ M; u) e9 x6 b5 q8 N6 g
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */2 c i) t( z0 K8 w# Z5 |
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ' C1 E5 u* k& X, G) }; q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);7 `- \$ p: l# S) w9 t& ^: C1 f# x
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 I7 c, f$ {" S. H# f4 PMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */) [# l( d1 H- G
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);+ y. F# ^( z. Q& c( n' j
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; e* ~& g0 d5 \1 _! w8 i0 Y" Y6 j dMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) s7 W5 ^2 v- V4 x0x00, 0xFF); /* configure the clock for transmitter */0 X, |" @- O* q
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);6 | H% M8 T' u8 |) y! ~
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); g4 { D+ s$ D6 |
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) @* p" F) H. S# E; g) M
0x00, 0xFF);
; i1 H3 p1 }. Z5 Z3 {- S; Y6 C
+ ]( Q( I3 P# y6 K: h/* Enable synchronization of RX and TX sections */ * ^1 Q0 X, s4 W) i7 V5 R' F
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */9 ?! [& r( o0 k4 k1 S+ Q8 C# C0 `
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( m* O! G" a' A) m$ aMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
6 f6 U6 q Y a: w8 }** Set the serializers, Currently only one serializer is set as) W+ ]& i' d, K( a" ~: G4 t
** transmitter and one serializer as receiver.
- ?2 z {1 ^1 a* P4 O; ^7 `*/
; s, g% K# n' W" d! O7 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
4 O' B5 E! x5 pMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*! l& [5 C" }2 n7 D; P
** Configure the McASP pins
* \& r0 [5 `' u6 z, Y/ F7 Y; O** Input - Frame Sync, Clock and Serializer Rx
- N" i' o" t. t1 ^: b# z5 P7 e** Output - Serializer Tx is connected to the input of the codec , k$ K' r0 u, d% O
*/
) y1 e6 f/ ^" R; T! B& TMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% I' S5 J( k& Q) mMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));* \" N) ]9 m( {3 a
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
8 t1 I1 I1 c5 c3 Q& X! Y* @% p| MCASP_PIN_ACLKX
* F$ Y7 ]+ w" X- l5 D5 s| MCASP_PIN_AHCLKX8 x! _ Z9 E5 Z( _! S
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
3 ]( S& v( ?8 t% PMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR * U6 _. J8 B) e( q6 I
| MCASP_TX_CLKFAIL
& n+ P t- m* [( u1 d* J& L$ b* {| MCASP_TX_SYNCERROR
|* q; U/ f" m3 z! i| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 2 a+ l1 X, \( Y9 h% S
| MCASP_RX_CLKFAIL
5 r9 C2 z. Q& v% Z, ~" G: {| MCASP_RX_SYNCERROR , f* i3 h/ ^4 b0 C" Y
| MCASP_RX_OVERRUN);
5 Z: d9 G6 a* X; {# `( z} static void I2SDataTxRxActivate(void)- J; P+ Z! s4 l$ O8 u+ E
{7 f: w5 E P. {, |
/* Start the clocks */# `$ j4 h% v( t" r) {
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, E7 O E$ A5 \# }+ \/ @McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
3 Q/ @+ M6 h5 ~; d$ NEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
i* t- I# b( J7 X' o9 aEDMA3_TRIG_MODE_EVENT);
" Z" `5 o, }9 s( bEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ g* ]0 Q+ \# pEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */1 B7 A& X6 T# u8 f& G0 M3 U. e
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ g0 \! N9 a0 FMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */, f3 X/ M; C% F/ ?! e, {5 y$ Q. B
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */9 d: L7 `) ?9 b1 W! q% I5 D M
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% D% F& _1 y+ B2 t1 @McASPTxEnable(SOC_MCASP_0_CTRL_REGS);/ H8 i. R: l& c! f0 \
} 9 h; D8 Z: p* p3 ^
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. ) c) \; E0 g8 \8 J( c" n4 V
|