MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
: b2 o( {; k4 I8 a5 `input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

/ e! {) M* E  e6 Coutput mcasp_afsr,
8 ~& _# @! F% Joutput mcasp_ahclkr,
$ B1 P7 k! n- a$ S; ^* Z) @' aoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
- ~; p% f7 A( M' G& Y# Massign mcasp_ahclkr = mcasp_ahclkx;
  w. G- W& c) R: q; wassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

- M$ }. ~) X! m3 Q/ U! W) S

static void McASPI2SConfigure(void)
( v8 ^5 d, h; s4 G{
& b( c& m8 l! D, ], GMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 z: J. i' _# Y, @9 lMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
; D. b. ~5 g' u8 H1 aMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( t7 \% M, F6 p- c; l+ BMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( ?7 G3 K; I. Q. y/ q8 V8 kMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 ~( }/ c' ]) N+ A; d% F, bMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
' ~' q0 ^7 B% z) D1 i& g! PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 o+ q. x8 W5 @% x% MMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) B$ W! i* Q, K; I- o0x00, 0xFF);

/* configure the clock for transmitter */
3 H( a/ G5 m9 ]  z' kMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 b& V1 [' j5 j& z$ k0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
# k& Z2 o- T7 I0 aMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
4 w, e- k- c* |4 ]( R" s0 T) e** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
: H: t% M, p  n5 \1 q5 Z*/
, J5 b/ l4 d5 G; mMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 L. v+ p' X4 @: W% q* G& rMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
$ E' @! ]: Z: i* u  ]3 S** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
) f1 F6 f$ @# F$ `$ K8 ?McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- B3 H% L+ ?. N  h: t' A' M1 L8 I% tMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
1 V( D; J' p! I- B' Z* B| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
& U& S( D8 e& Z2 mMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
) z/ p3 g* s  ^" I7 N7 j. }* U9 P| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
  B7 ?0 e! x: _, @| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
0 _5 A9 h: V4 B) b5 a- B}

static void I2SDataTxRxActivate(void)
. t% E! Y  h* O0 J. V$ \+ t{
* h& a, X! K; W; f/* Start the clocks */
, y! Q. V8 i- H8 P) mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, K/ J/ u0 l+ ]" yEDMA3_TRIG_MODE_EVENT);
' ]* y8 I8 ]1 ~8 n0 n# nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 ~7 q) V) v  e" z' x3 ]; A' i8 \EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 ^. Q( ~) U0 H  K: r. L6 a. \McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
, m/ B" n4 V" f- h! B  z# mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
3 A: ]+ W) B4 b1 F2 w+ \) _McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

' k8 K( `5 |0 O) T, L' V

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' ^& G6 h( I% I