MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
% V' P& A+ O$ n9 {+ }input mcasp_aclkx,
8 R0 S: N- s+ ginput axr0,

output mcasp_afsr,
& U  R3 J; C7 k: m0 A, ]output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
. \- U. u/ T3 \) j

assign mcasp_afsr = mcasp_afsx;
: S: l3 b. q' F2 D+ Oassign mcasp_aclkr = mcasp_aclkx;
: P; w3 Y# G3 ]: x- q2 Uassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

( B5 s- G$ y( A8 R; Y- C

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

  H5 u) A( k3 q) L; e% u/ p

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
! S/ l5 w6 m( }  mMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 o- X0 W4 J+ M# U/ jMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ |3 X; B' Q. y' h3 z+ vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
7 h5 Q4 y( I% V" c0 F6 eMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 _; r2 z2 u/ c' I/ ZMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
1 T8 o0 ], q8 l7 A+ G3 \McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
  D* H4 V  Y. r+ S- Y6 k& KMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 N7 K, F" B# P2 z, C1 ~0x00, 0xFF);

/* configure the clock for transmitter */
$ n. m7 {: b' Q7 GMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* I0 _. q7 b9 Y  X- h# EMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
! n1 X5 b( M) u0x00, 0xFF);
; Y. }, q8 r8 `
0 x7 o& s# k; V1 f/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
3 w; `) L! h( `( D2 C9 k# Z8 uMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
& m6 L! T) ~( Z$ m3 l' R** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
" \, T8 O/ F9 N* w+ t' O*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
5 P. b2 A' e4 v1 ~, ~% h+ ?** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
, X  b+ H6 L7 E; \| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: [3 d$ a! w, c| MCASP_TX_CLKFAIL
& D1 ]5 B4 W8 T5 z) R; _| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
- h) T0 I0 j6 K4 i- x| MCASP_RX_CLKFAIL
9 z  b) O) @0 |  |' ]$ }9 g% t# k| MCASP_RX_SYNCERROR
! E, `3 U& H5 f4 v8 V| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
2 }5 z0 W8 R/ x8 ]/ U3 b! \+ ]{
/* Start the clocks */
( F8 o6 D; }) E. }. F% ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
3 t) L- m. F/ e- l) F) M3 wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
1 n2 O1 p! d4 ?, k# L, a+ F5 a: x2 LMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 f. W' I) j  W0 E$ qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
. a, B1 {, n" BMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 A* p; ~9 ?6 M; WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! G+ S7 b. z4 S/ E

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.