MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 ^0 w; U0 P" s6 G  \0 i. Xinput mcasp_ahclkx,
9 O* A; t, {! Y2 x& R( ginput mcasp_aclkx,
+ c7 U4 z0 {6 ninput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
# A/ B- K5 L1 f# ?output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
" W! _, [) t& \- O& i* t- wassign mcasp_ahclkr = mcasp_ahclkx;
$ o/ A1 b8 Y/ g. ?- E6 d, fassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

( s8 u7 @* ^; b) P" ?0 b) m

static void McASPI2SConfigure(void)
4 |( _! W1 D( G+ ?  s1 c1 x{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' }9 N4 W( E3 Y7 dMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! ^( `% v% D$ P( o" zMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
2 `, z7 K, X: T2 pMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
' g1 T$ [% K  Y7 K6 \) Q  }" G2 k3 pMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) n8 G6 t3 v* O! q! ]6 D% H0x00, 0xFF);

/* configure the clock for transmitter */
$ t0 `+ K8 K+ B( U/ qMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 K, n  K2 _- j  O+ O+ CMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- q! A# N) W) ]7 o0 b/ b4 s) s3 wMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
2 m. w3 M3 x) @5 ?( I0x00, 0xFF);

, K8 r4 m" R" L/ M  i6 x2 ~/* Enable synchronization of RX and TX sections */
, ~; E' `8 o7 n1 x( z# GMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: ]: T; B9 W' k" ZMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ _. _% ~- I3 u7 z** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
5 @9 P8 Y* J8 O+ ?5 {*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
) c1 N  l# U6 ~  R' h8 ]** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& A! j% ~. U$ @  {* ~McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& T" {" J! {) |# Z1 U| MCASP_PIN_ACLKX
  D) K' n2 X5 q* t* f| MCASP_PIN_AHCLKX
  D5 r. F0 W$ c1 [1 `% q  p8 ]* Q| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
/ I! L' [! a! G) R9 @: iMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. ^+ a8 q% l& a' ^! @| MCASP_TX_CLKFAIL
; N3 J2 k9 p. V( S- s5 n! H| MCASP_TX_SYNCERROR
2 k9 B5 f! u& E% i' \' x| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ R# t& B  ?- H) }- z/ I| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
) r$ ]# ^' |  a9 u; p  M}

static void I2SDataTxRxActivate(void)
{
% z! O4 M' X1 k" a* W4 e6 V/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: B2 r. a7 E. \- J) e2 W  c" LMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 O" K: s1 a. ~1 P9 q( [0 _EDMA3_TRIG_MODE_EVENT);
- N, T7 v$ N- H$ cEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 u3 c9 p* X* A6 d$ K  {8 u" XMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 I6 F' @% _: f, a6 a) tMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
; O" B9 V- a. ^8 G1 X7 }}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

$ b8 p2 h+ T) |& U( W% R! k