MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
" ^1 U" a! n& q5 u% cinput mcasp_aclkx,
# z& O! g1 s& G; k# g8 |2 N4 p4 oinput axr0,
6 S1 V& ?( U, l- }8 A
output mcasp_afsr,
4 K' v- y, k; }output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
" ?0 ^# T7 r) [. r+ R) _" C4 g

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
2 b, O* ~2 m5 k$ c' Z# Y; Y$ b) |  Yassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

2 C4 X* B& C5 Y) r+ d3 t2 i# y3 F5 o/ k
1 m0 Z6 Z5 y) a

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
3 K0 U) |$ P, Z1 O7 mMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
, y. j( g* a$ r+ b" h! iMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
) j) S* a+ Z) LMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 D1 t0 T/ \- L+ U, GMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
: p, n* ~4 N6 d  m) S* B: ^+ B" zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 C7 D4 u( x2 `+ l) z- S' y7 ^( W# ?) v& \MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 x/ G" I" \; b( N' y; FMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
# `& S9 T- K9 q6 l% ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' b: _7 G$ |$ w% a8 A) XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  G, |4 Y* d0 C8 ^3 s# @. w0x00, 0xFF);
, c. t$ p) d- B5 _# `
& {* u, U. Q5 Y/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
, ^: [1 d1 l! x( C*/
$ c+ j' L% _. P" a0 D' KMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: N- S( T% t7 |1 q8 VMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
( O' X7 `( j4 [2 D# i| MCASP_PIN_AHCLKX
: h* ?0 K5 p! _4 ^- u6 H2 C6 U| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
" w3 b5 u- u( `7 {# n3 {# HMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% p2 O8 v# X8 g! [4 n% G| MCASP_TX_CLKFAIL
3 v3 k/ |/ q4 o  i) _| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 D! g! B, j& E3 ~| MCASP_RX_CLKFAIL
7 k% d0 S! ~+ K9 T! h| MCASP_RX_SYNCERROR
4 H, M* r5 }+ F& _9 L| MCASP_RX_OVERRUN);
& y8 J6 g" V/ U4 d4 B( J6 e: g}

static void I2SDataTxRxActivate(void)
{
6 p( J8 D. ]! P3 W* o/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
# S; u9 q( O8 d3 P2 Q& v# }& j' Hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
, S2 K8 w8 J0 m% WMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
* m+ r$ ]3 N! G0 T0 i4 [) G}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.