MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
* K4 [/ Y5 O$ b* m# p4 A0 P4 s0 m: Finput mcasp_aclkx,
: T* Q4 }: {+ m  yinput axr0,
6 b0 C7 _; x# d
output mcasp_afsr,
output mcasp_ahclkr,
& U' g6 F! X" ], ?6 y* I% F; Soutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
  X; h6 l+ J# p1 vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

! X/ c4 d5 F8 l( Q  J
5 B. ]6 P* d0 A* Q6 N' J

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

( @) t+ [% `0 P1 H3 Y# }7 {

static void McASPI2SConfigure(void)
0 c; j. C- B4 M) }{
$ B, L; w1 N; m2 y! E' H* zMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 ^* k! j5 w. S0 GMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
7 [5 W0 V2 V, h& r3 U. M: a8 NMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, A: @3 G4 {7 u: e8 P9 r# t6 cMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
% F/ d3 C* x- j, Y7 H# Q# k& iMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ w& T6 C% M$ x, DMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& L/ B) m" g7 v* j- F* d7 y  HMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 v: Z, R& y" ?- Y$ A1 d: _McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 G# a4 W, A( x' W- f) qMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ e1 ]. ~! ]/ |. j  n5 D+ R$ lMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
5 g8 l9 N) j( K, v; fMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; c1 U8 E& a, m- G5 j  m) u8 Z0 cMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
6 Z1 O: }- |7 I& r" JMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
- }  C+ i& n5 f: z7 O" }6 _* H
/* Enable synchronization of RX and TX sections */
0 z9 T) R5 n  ?7 e, GMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
" W  s4 u$ ?# w: }  NMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
- ~& U/ H7 Y' r/ _# \8 F** Configure the McASP pins
, l) |2 s" C2 B5 _7 a1 Z; x** Input - Frame Sync, Clock and Serializer Rx
8 X* q* v5 r: R7 j# Q1 g** Output - Serializer Tx is connected to the input of the codec
! Z* e. k; |+ N/ \! o8 a8 m*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
& c& ?( w5 J  n/ x; `0 Q' G) CMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) |$ b/ T) Q  O% `8 n+ V3 |9 }+ O% DMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
7 B. j6 X9 ?# h% R6 d# V, I| MCASP_PIN_ACLKX
) t5 d% R3 A+ ?7 n| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
: g% U1 N0 ^6 ?' }0 \McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 Y0 B& [3 _, r  _' u& G| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 w( i1 {+ u. u2 ~3 m- t' @# i4 G| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
, n& S  h$ c- U}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
0 O" \4 F% V( o  E- u5 T: aMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 w. g7 G# S$ i: z8 FMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
9 o9 m+ y5 L7 U9 sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
; @* z5 {" |6 n# w, O}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.