MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
! n' t/ y' e# i2 F/ t+ O6 \, Rinput mcasp_ahclkx,
3 q& D# k6 L" y5 m  O( O# x! v$ Zinput mcasp_aclkx,
input axr0,
. |  R" m/ Q) A# p
output mcasp_afsr,
- f- l0 s! h) H; V- woutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
- P: ?4 L9 ~9 c8 \- z) g% V9 W, n

assign mcasp_afsr = mcasp_afsx;
: M" ~2 v  v0 E+ H: U4 i* {assign mcasp_aclkr = mcasp_aclkx;
! i% O6 b) T- M' M0 z' M. ~( C! Xassign mcasp_ahclkr = mcasp_ahclkx;
; R8 H; T, _# W( Oassign axr1 = axr0;

7 v6 \( y  \. ^, J1 c  `4 w
$ P1 U% |( r# H! S

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

% d1 ~6 V& @( b- A

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
& E. L4 A) a' M$ ]0 |( TMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' F' n3 S5 C: D* zMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
; x" d" j1 ?$ O/ W% R$ ^. BMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 J+ \; y( U) f. m9 F8 WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
7 z/ B8 \+ C. `6 mMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
- B5 y* p7 W5 X) h  C/ M5 {MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- u9 F' x# }9 U$ H+ |5 J' ^# TMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
. d; s0 D8 P+ s0 N* F* K* IMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 ]& e( u8 v0 s$ V0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, `7 B" m0 g6 S8 c( M7 B0x00, 0xFF);
* |- ~0 P3 N5 j: u$ x) P
/* Enable synchronization of RX and TX sections */
9 H% G7 k5 D- F# tMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: E5 s9 N/ K$ \* H# _0 @McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" a. }  ^! b( U/ wMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
# z3 j  C5 V6 J% f# s/ y- A; T, d** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
% o5 r& \! l' c*/
  \  t. y. t8 F% ZMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& g% v. r- g: t0 m$ A  d2 b2 c! ^- AMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
0 b$ k! ~8 G* N. v** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" N9 I1 d: I' I# o) b| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
# k3 r5 B2 H# U8 e$ e| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
" M* g# V* s$ E* x* t' k7 w% G6 YMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 k; i& ?% y- P( a; t& I' [" ?| MCASP_RX_CLKFAIL
  T. b% F9 w: h  i! r| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
+ L+ D4 r% e9 sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 E2 `. a) O# X9 m$ vEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; _+ }2 x) |0 @5 wMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
% h$ t: \6 Q, [* ~, DMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
  `. }  d! H; w9 Kwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
& O1 z0 ^' f, {" s}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.