MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
$ |# x7 W3 z9 N8 ^* S: `( Pinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
9 x5 f7 p$ y! g+ j- @7 Voutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
+ T! G1 _3 v! K% aassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
8 ], q7 z6 K  U, _0 [{
4 s, n( Y; M& K9 IMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
% O0 c: B" f0 s, I9 aMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
1 c1 t& e, J( I6 O( y; f, H3 r, J; yMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
( r8 d3 [" }6 b# R. `McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 F/ d/ v  ~8 w' x) aMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& b4 p6 E" o; i$ v5 X  ?% z) lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" M' n7 Q  H% g! m, aMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) y, {3 ^6 z0 U+ BMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ d* Z6 f- `$ oMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 K0 D; M) @1 U# j7 i/ PMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% C8 P/ B& s/ [4 @1 G6 o: {0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
& T5 R- S: t9 k- u& {McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
! x+ C; L( o( v* F/ ]: X9 aMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; z. |2 Z: M  ]+ E4 M  cMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
  C" l0 P% v$ N** transmitter and one serializer as receiver.
6 U/ G6 f/ L5 N2 l*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
. W+ g- z( M/ M2 O  j  \' w  q** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
: Y+ ^1 _# q7 o*/
' t0 y$ I/ e% DMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
0 j% p: b4 C/ U7 L) FMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
& U5 P  t6 ]# {5 || MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 T1 p6 M9 |% @' S3 h9 I  i! wMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ z- U8 S# b. I4 p9 A| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
1 l; s/ h; y, u! o| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
# B7 F3 Z+ ^7 g& C# @4 ~}

static void I2SDataTxRxActivate(void)
9 Q# F5 Q  ?* A) `2 @. h) T) S* ~{
/* Start the clocks */
3 h) C( a: A. Y% C# RMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
8 I( j7 _5 `5 I1 W6 s/ M  MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
) H; Z) D, U$ d% Z4 ]3 IEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
4 t3 A) O" r, l5 f: tMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 h, U7 P3 U* C, _% b9 E! nMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 I- u) |" u# O4 \+ Kwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
3 x/ Q5 U+ W: w) ~) n$ H6 ~; jMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 L* ~  R, ?1 T) x) H5 k0 MMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( W8 n' M+ J( A1 _# H