|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,& E8 K" r. @. T5 c v7 v, G
input mcasp_ahclkx,/ f. [) F$ H' u8 ?( L
input mcasp_aclkx,& O, X5 Q/ ^/ P
input axr0, a0 w" i% K! c& l1 [
+ i3 i d3 J7 @+ _4 ]
output mcasp_afsr,
1 y/ F/ h. G0 Z0 j8 @output mcasp_ahclkr,
9 g! b1 J3 Q; `1 T% ^output mcasp_aclkr,
w& g" h% Z4 n4 Poutput axr1,
) L1 p% f( w; r7 E assign mcasp_afsr = mcasp_afsx;
1 T |! e6 A! \7 b, f7 j5 _assign mcasp_aclkr = mcasp_aclkx;7 n2 p" h' P% i
assign mcasp_ahclkr = mcasp_ahclkx; ?6 d* u" \, y% A, g
assign axr1 = axr0; ( K+ E8 V. w |# N4 c# r6 ~4 L! S# v
" S* O3 W1 Z: u& r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 * v7 [/ T8 S/ F) `# s, [
static void McASPI2SConfigure(void)
0 _5 b9 S% b* M1 U$ R% s{
! c1 d" f8 H) P9 [0 k1 XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);) T7 L$ L4 o" h" q* a2 y
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */; p1 t1 D$ m2 d0 M2 K& B, k
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);5 n, C! n, [' J4 Z& k
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
2 x% p& t" p7 O# ZMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,# A# }: @6 q1 p$ g4 Q' O3 |
MCASP_RX_MODE_DMA);/ ?2 `2 {3 B5 i! x5 n
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 I; f9 q, A6 q1 _
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 c ^, y I$ T7 T( l4 \, y. uMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& G4 u6 C0 m/ e/ F% y4 X& aMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
1 [5 ~( z; _ f5 t1 ]McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, * z& E0 B1 Z* m( ~2 x4 G$ @
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
3 q2 g% r% E7 {0 U" v& c1 JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);! I1 D8 T+ u! h- o
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 2 i2 i8 a9 b; T1 c v# ~
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* z' h# o2 a& @0 q* a+ W+ R0x00, 0xFF); /* configure the clock for transmitter */
( g! ]# i2 M, m) |( s9 J8 ~, EMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);% s0 ]( \2 s! h1 \
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 9 `/ s7 a% [# r- F2 j
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# C, d$ a; R/ l; a. \" ]0x00, 0xFF);. O4 h. H! ?( {) w/ q
7 _- X% A6 Y: S3 ]3 t' W- {* _
/* Enable synchronization of RX and TX sections */ 0 D+ e6 ? u: ^; s. @: g
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
. J. w9 _) A J# @4 \McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);2 n) E3 g) y6 d6 j# N
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*' t( E$ P4 B# l. b
** Set the serializers, Currently only one serializer is set as
Y: D* _% X; g0 D** transmitter and one serializer as receiver.& _5 K) ^1 s" i I! ]
*/
! ^ w4 H$ x" v' a' y9 C1 UMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- d3 Z& L1 E" r( c4 EMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*4 w- @& J/ V/ a/ j
** Configure the McASP pins D& U p; ^- i/ E/ ]
** Input - Frame Sync, Clock and Serializer Rx& v+ T7 ^; z# F& C3 T
** Output - Serializer Tx is connected to the input of the codec ~* i% P v8 A( r2 P) j, @9 g
*/
% s, X. Y, a& Y2 LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, m: ~3 n: R" o- E
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));( T! C- o* m p. Y# c
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- U; Q, P' p$ R Q+ ~| MCASP_PIN_ACLKX- Q3 g: K K( g# x
| MCASP_PIN_AHCLKX
R9 w( o! x8 Q1 Y' g| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
* j$ ]; K( h" z3 R9 jMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 3 _5 y! V- N. Q
| MCASP_TX_CLKFAIL " e4 V+ j( }4 f2 ]( R1 ]
| MCASP_TX_SYNCERROR/ `2 ~/ l0 H$ K3 Y6 |4 {4 Y, `
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( m; o0 K3 W) b; r| MCASP_RX_CLKFAIL5 J/ d" I' r; Q: f& G" Q
| MCASP_RX_SYNCERROR
7 A, S( M5 Q" u3 V a) j; j1 Y2 L9 y| MCASP_RX_OVERRUN);
) z7 E$ O; _3 c: I9 K} static void I2SDataTxRxActivate(void)
' I: C! i5 P* o ` R4 @8 ~. G& \{3 I8 o: J9 ?# W- S* o7 c
/* Start the clocks */
- p l, [0 t1 O3 G3 |- i( gMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);! i& [" C- o6 ~ \* \/ W
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
1 `" a3 n" f7 H- v. [" pEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,6 ^: A k4 J5 c% I5 m
EDMA3_TRIG_MODE_EVENT);
2 L' t% }5 _2 O! |8 CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 1 o* ~) h' R3 u1 b! l/ V& F5 @6 j1 e
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
% Y4 N8 C; q; R- O3 a9 fMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 _, F2 [. R! r8 T# i# T4 mMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
* F9 u; K2 i8 v, @while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */1 h$ P3 G7 c% z: W, Z$ p+ j4 G& C
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);4 d/ ~& t# [! Y+ i2 ?
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 m" V- |9 s& t( U1 h" [} 7 E; \ C; D% [8 T% p/ Y9 s1 B+ y- o
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
2 Q1 n: O! H4 ~! ~ |