MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
3 n$ |6 c& W% N% t& l/ |input mcasp_aclkx,
! i) u8 ?- s) z9 C; G$ Ainput axr0,
, W0 ~/ m. |; I% X) s
! {; [4 H* T" W; _, ?( v5 }8 Uoutput mcasp_afsr,
) H7 V% {  x( l$ ?5 P: Poutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
; S1 B" i8 W( X  h# `/ l' |% a

assign mcasp_afsr = mcasp_afsx;
) v7 A5 I) w3 a/ [; Rassign mcasp_aclkr = mcasp_aclkx;
, a, i+ Z* s4 x* \4 n/ ~9 _assign mcasp_ahclkr = mcasp_ahclkx;
8 O9 s' f- P7 ~6 F- ^% Zassign axr1 = axr0;

3 l  h" s! C4 S2 @6 T4 |5 F. [

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

" `9 C) [0 h+ v" ]

static void McASPI2SConfigure(void)
  v/ v; E" E+ @. \+ R. y) q* H{
5 }5 L! \5 D# m2 G; i$ d. O+ CMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
* ?/ ~3 y3 H4 N. z2 j" ]) r2 CMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
: K$ X3 Z4 B! D1 \! _6 L, y) K/ I2 nMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
& `2 ^1 I( U% i% u, |: IMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 s7 S* s: j# k7 oMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 {, [+ _( A) u$ Y' {" kMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ G2 B; b$ \! v3 o5 S: R) GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ i  N8 S( `) \5 C( W2 ZMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
9 Z6 ~5 B- W5 b& PMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% p# Q$ ]9 X0 w  qMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" |9 x, J# Q6 ]) {- N0x00, 0xFF);

/* configure the clock for transmitter */
5 T  Z( J7 o/ @# q+ ]$ fMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 i) ]; O4 {1 t& @! H# LMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 I& u- F+ @4 b- l8 p0x00, 0xFF);
* o+ V; |( F6 U2 X% Z- a+ g
/* Enable synchronization of RX and TX sections */
9 x$ c1 l: y- S3 L( JMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
( @9 _" |$ P; c  R, UMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' `2 H# U; @) E( ]; u# |McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
2 h; J6 g* s% H. Y, E- ~! Q** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( B  y+ f6 z* E+ G% }% JMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
6 K+ h! w9 Q7 g6 J** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 ]4 Z8 d5 s, D  H2 ~McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
7 l" z5 y5 r9 r1 Q* K  o+ LMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, P$ w- X# m  s+ R; H| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) b, s  J7 P- k5 V% I| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
1 \! [5 n! M' {{
0 p: q, s+ |' l3 g* T' c1 ?/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' h7 r3 ^; B4 X6 ]EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 @5 _+ T9 _/ K: K) L$ m6 ^. i& }, XMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
# p$ p9 H. P7 G$ @2 v5 n& g7 Kwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ V! L" T8 ?% [5 ]McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
! o/ M7 L: q/ z# U0 HMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
) G( [9 ^1 ^8 G: \7 ~9 r. [}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) B$ j" T6 F; \. S5 @9 e3 G