MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
1 j! J4 E5 }. `- yinput axr0,
2 t% J+ g( ], h/ M8 Q
# z" r' D' G- a8 I) V( ^output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
- ]5 F( |9 }2 C: T4 {, c+ aoutput axr1,
! S" s) F3 U7 @- _

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
/ i9 C! r) @+ b5 {assign mcasp_ahclkr = mcasp_ahclkx;
) T0 r- V  R% a# r" Bassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

2 U& Q; f1 E; C. j. N- I

static void McASPI2SConfigure(void)
; f. R! i* Q( s3 Y{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 r, v% l1 p; Z  x+ J2 \McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ J5 f$ A" c. }* V: k5 B7 \McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 i; K7 z- @( J9 E7 j- B; GMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ v/ E. ~  m' N# Y2 J# SMCASP_RX_MODE_DMA);
* G) H. U7 Q7 e: {* l- {4 v3 \McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
9 `8 b& I0 R1 n0 }& r7 b( Q+ OMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 O# D9 C: v1 T  QMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
6 u* w. p4 c( @4 pMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  ]& [& }- v8 s, DMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ S9 N. i: B7 }: Z6 k7 O7 u4 v6 nMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  S! A+ a* g' b) w; G0x00, 0xFF);

- C5 @9 I% @; p- s' t) [9 q/* Enable synchronization of RX and TX sections */
0 V1 a2 S( E& j6 J, C7 U# wMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
! W2 B1 f) |5 X2 r- m** Input - Frame Sync, Clock and Serializer Rx
' B, U$ v* I2 H2 r# ?2 \** Output - Serializer Tx is connected to the input of the codec
& f- G  h( |0 g8 R: u*/
9 b# r7 J; s0 x/ EMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 t! e9 U: }/ G& {& XMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, ~+ D: v2 z% `- ]McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
2 u% t) d. ]) j4 ^5 [$ y1 }( k| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! e- J9 P4 E+ ]$ q' k3 t| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
/ J4 U! p6 L' [$ P" w% q' B3 y& B| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
6 }% A% k1 E0 x6 s- q3 k| MCASP_RX_SYNCERROR
# w: G. J; k2 C( C( Y/ e) V| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
9 F  P6 n; H" a- s$ E0 u8 I{
/* Start the clocks */
& c6 b" U9 i% [# b' c% a, A7 ?McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 I- s9 I6 P" t* }4 [* QEDMA3_TRIG_MODE_EVENT);
* i! _3 l( n1 f: P& [9 Q. O0 LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 e! M, G+ }  |& WEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
9 i9 [4 X9 g: ]$ ~8 tMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
2 l% t# E5 j+ }5 R; h. t" r, LMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ h1 ~/ T3 K7 H5 YMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ w0 y- q, N' `# A; r7 u3 o: e}

; U! ~) a' e, b7 }- v) |7 Y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.