MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12460|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
0 h- p  @/ i' u0 Q' {input mcasp_ahclkx,
9 Q! Y& s; A; _2 y$ L& j0 hinput mcasp_aclkx,
9 B- d( T3 M# iinput axr0,2 F* s8 j- V( C- K7 |# Q

" T  J8 d1 F; Doutput mcasp_afsr,
' ?- s- Y' Z; y0 Q" ]" _output mcasp_ahclkr,, F, p$ L& a! z! p
output mcasp_aclkr,7 X/ j% V' H8 d
output axr1,
4 i+ }2 |7 M/ ?$ D  D% R# k4 M
assign mcasp_afsr = mcasp_afsx;
9 b# P7 j3 k8 c" G$ Wassign mcasp_aclkr = mcasp_aclkx;
  s3 W3 [6 t& k4 M+ v2 Massign mcasp_ahclkr = mcasp_ahclkx;: S: K" W. K& f+ G5 ?, u* H
assign axr1 = axr0;

( H$ i! V# C, {/ n
1 h+ K# m5 i% [: l' o$ U
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

5 R2 x% x1 m2 L
static void McASPI2SConfigure(void)
- Y5 C' M6 o" d3 S{/ |+ k5 |% d5 i/ k
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 n! v5 X  B6 I5 @/ y" H" EMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
4 Z) Z7 P) `4 D' b. xMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ t6 F7 }0 b3 c4 HMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */8 p- F+ P8 V# L* q. u
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 b& d) k- Z& f9 m# B  s6 D2 gMCASP_RX_MODE_DMA);- D7 D% U5 ~( r7 L
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,$ e5 p* c/ l( [0 K8 q
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 a, m3 c: |! N/ i6 D3 q0 ]McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 1 z; d5 N) a, k2 X/ `4 `
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);( [& s4 R. a% \9 Q2 u
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, * ~& Q# s" O( w4 \: f- S
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */& d% O! r0 V7 {" t) L; N1 \
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
' r# Q' K& L) x5 L- b8 dMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ; Z: u) d3 D$ x0 [5 ]
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 w2 I) N( p  J4 N0x00, 0xFF);
/* configure the clock for transmitter */
* S- r# r3 H/ b, I1 G7 O; C. [* iMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( D) _: A) K" J) M. d; c
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! `$ o' l' x- [7 P% q
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,8 e& s& C( ^  d- o
0x00, 0xFF);
2 m1 P( n% H# G  V' o$ M3 u: z) @& ~& T5 V( H
/* Enable synchronization of RX and TX sections */
$ q5 a' D. \* m6 GMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */4 K( t9 e& z6 C; C
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" R$ Z# S5 u  F5 t! G/ w, |McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*  u5 n# f- A& \8 [# {
** Set the serializers, Currently only one serializer is set as. P& p$ V! [% t
** transmitter and one serializer as receiver.5 t3 C  \, X: h+ I# \* r7 S
*/
2 S" F7 }% x6 ]. fMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ A* q; \( ^. tMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
* V  _- T& c; s" ^** Configure the McASP pins / C2 y$ M8 ?  B
** Input - Frame Sync, Clock and Serializer Rx0 z" D/ M$ |9 {7 S' ~6 K! H2 x
** Output - Serializer Tx is connected to the input of the codec
* l# T8 i+ s, d# L*/4 C$ F) i2 S) A6 x
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 @2 J' `) P1 \( d2 YMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- ~# G! w0 t; V  K( l2 a* H5 [McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# a% A* X( ~" Y8 }/ ?* V) L| MCASP_PIN_ACLKX
9 j: `4 Z3 O. W/ F' }+ f6 e+ d| MCASP_PIN_AHCLKX/ \& Z5 |" E+ H3 \3 s
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
/ E: ?9 i+ i/ _. t# @/ VMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 t( \, D: g' b# Y| MCASP_TX_CLKFAIL 1 Y4 T+ I3 b. L, z* n4 P
| MCASP_TX_SYNCERROR
. s9 L  V" P: H% _# y5 B/ s| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( n1 \3 [. S7 Q% @  y+ w/ O. J| MCASP_RX_CLKFAIL
5 p7 x; @, @1 I% B$ x) p6 ?| MCASP_RX_SYNCERROR
- {7 h' E0 w' K4 W( k| MCASP_RX_OVERRUN);+ `& B& H7 b0 d" t2 j  Z
}
static void I2SDataTxRxActivate(void)6 Z+ P3 P+ U/ z+ O6 H+ `+ D4 _2 Q" E7 n
{
2 S" X8 q+ U" @* a- @0 Q$ C2 g/* Start the clocks */1 Q4 u/ m8 g- h* L$ E# q
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);3 S- v' R" L, F/ |, k5 t
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
8 x+ y( [- X* ^; Z2 @5 ?" hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 _, x% `* \6 B9 JEDMA3_TRIG_MODE_EVENT);; ^$ u+ O" u" j  t  _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 A( [* X$ m7 E! |# W1 _EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
8 D* c2 Z6 M" \" AMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& N' M4 Q, [; B  {0 qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
8 [% u2 i! K% c: y: s9 ywhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
# C% f2 K; ~9 I5 U$ ~/ aMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 R1 l5 @9 S6 e. RMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);0 O  k/ L- q: l
}

9 i7 L$ Z2 {' N' v2 d
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: G7 ^! _- q/ @( k( ]1 w
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-4-12 19:56 , Processed in 0.039644 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表