MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 q8 u% M2 r' S. B6 Oinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
; _; n. z9 |4 s8 u
& _; `1 y9 U3 N4 o, B8 xoutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
0 z$ _0 n4 I( w; c6 n& toutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
( R& \" R  q3 Y+ q8 r/ j7 ~% Jassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

' n0 Z+ k9 b8 ~$ X6 U3 A4 d

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
0 O) @9 i1 d2 U  o* n{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
# J' {/ l- E) S3 h2 K! T1 gMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, ^/ a4 ]$ g) i" ~' r9 E" nMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% N6 g% J6 H* A  |6 RMCASP_RX_MODE_DMA);
2 G# J# O' J: u' j9 ?* q) UMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
" N  S" S3 J+ U" _1 v2 ]McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' \+ G3 U  \' u# O. lMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" ?+ i4 w# X: a, F. ?) jMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 x( B  m( L, NMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 Z; Y) D; P+ s1 VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
8 M  B" Q% e- `; n1 sMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  @' x: y  b4 kMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
- K5 A7 D1 x0 s6 J' d3 S7 p  \0 S
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
6 s( z9 h: X/ e: M6 _+ sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ Q- J1 r7 e! R5 m( }2 K7 [** Set the serializers, Currently only one serializer is set as
7 ^' d; N/ b& o3 n2 E** transmitter and one serializer as receiver.
*/
  ]) A% k# c4 I+ q8 YMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
3 A* v8 I5 h' w* _* t" t6 T** Configure the McASP pins
5 `$ Y/ a# A: }7 n** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
& M* |% S4 b3 q+ |*/
% F3 [+ a- A7 A; |7 K4 nMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
7 `7 Q  y! c5 l" L| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
4 f! B: c2 Y2 X7 V0 n/ GMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! I- w- f2 e% a; v) D0 n| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
& j. S. c$ F* M. k  T# I| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* d6 _7 w9 z1 q0 l! L5 N+ c8 ]| MCASP_RX_CLKFAIL
* m# i+ L2 d8 \: K4 B4 z+ }| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
$ x/ n8 J' R# M' M: X( \$ ~/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* s3 u8 r  r9 @3 G  j# NMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
  v. \! V# x! u0 H/ e& mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! o2 @  F3 i( o! T9 y# JEDMA3_TRIG_MODE_EVENT);
9 q9 h; p- s1 Q1 u0 f) gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
/ Y# m7 W/ G- g5 w* a2 L6 U' t/ ?EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 X% e" |6 _. ^McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 }$ ~1 u! `/ }" f' |. B2 J4 a}

9 v$ @7 {9 H* C  J1 ?9 {

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

, t0 `2 ?7 G- S4 K+ P