MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12555|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,9 {- m. Z, a5 c' a' [( \1 V. C
input mcasp_ahclkx,
- ?) O: y1 F% i7 {( w1 Oinput mcasp_aclkx,
  F* t/ s% G9 }& Zinput axr0,
! _  y: Q  @5 n( c" i
9 W0 S- k1 W* d6 S( xoutput mcasp_afsr,% M/ K" {3 X& X
output mcasp_ahclkr,: s& @1 S, x  m& S2 U
output mcasp_aclkr,
% E8 W/ O6 i! \. T: Soutput axr1,
# R$ k* w3 C8 @/ A# A
assign mcasp_afsr = mcasp_afsx;
3 a1 {, \' [0 |$ _7 gassign mcasp_aclkr = mcasp_aclkx;
& G2 k5 e6 c+ Y) X9 Aassign mcasp_ahclkr = mcasp_ahclkx;5 G0 b  y# j' @* x4 V
assign axr1 = axr0;

! ]& J& O- ?% ?' D0 W
, x) G: c2 q* M3 M. U$ |5 Z
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
4 i' ^* a4 |9 z6 v! w
static void McASPI2SConfigure(void)3 j: A4 K+ o8 z1 b4 K& I
{
1 g- Q! S/ L/ u/ w* K4 fMcASPRxReset(SOC_MCASP_0_CTRL_REGS);5 D. f* D: n8 f
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, I( w2 T. r4 F* G. l- eMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);5 |& v5 A3 k+ P# q' \
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
; \7 m6 y5 _6 I+ _8 S+ ^0 G0 J. v/ QMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( b7 p1 k5 `7 z8 T) r2 [MCASP_RX_MODE_DMA);
2 y8 v; A4 n1 WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' ]# C* r: `3 b' ^! o
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */8 B4 v0 p  P& p' ^4 [7 W
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' }# `' L/ A1 P9 f0 hMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);" B% Q( w+ c( K3 |
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) ?$ j% `- @' ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */3 S! O1 |, _7 z! }& w4 P
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);5 K2 R# Q# f5 S% G" O4 X3 v! A! K
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" _5 ]/ h0 E( R; U1 O5 J0 `  sMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,: t3 ]* }  r4 d' D
0x00, 0xFF);
/* configure the clock for transmitter */! U% r( s% b' x2 b& y* \
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 [+ q" C- P+ B: FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 X) R$ o* j2 V3 jMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,* m% Y8 A  i. h) c. ^! u% T+ L
0x00, 0xFF);/ T2 P1 d( b. e" {
+ _: Q% Q/ y# p! O! e
/* Enable synchronization of RX and TX sections */ 0 n/ Q% t7 c6 x5 v- q* @5 @
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */) @$ r! }' Q) X- m) a% F  _
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);. X+ P: v) W9 G, v; y
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*, G; r1 M- l4 S
** Set the serializers, Currently only one serializer is set as- `. Z" P9 A, t% }% o% L/ p4 `
** transmitter and one serializer as receiver.6 d3 C! M7 ^, u% o/ k
*/
3 i8 }* x8 G1 q; {McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' ?5 F+ e5 N' a% h4 e3 m& m6 M& B1 BMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*) O# t) V7 k9 K/ s2 `
** Configure the McASP pins
6 r% L' T. i1 O, S: J3 d: H** Input - Frame Sync, Clock and Serializer Rx8 }" f0 G1 p$ f& |1 h4 X) D0 Q
** Output - Serializer Tx is connected to the input of the codec
, R* D9 X% ?0 s; j+ ^*/
8 n+ w  G- t& K, f. g/ lMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ u9 s" _" A7 n) ?! ]" c) |4 JMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) M& o8 S( w1 D2 U! hMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
8 b5 b% _$ e# }  u) p$ j| MCASP_PIN_ACLKX
: \9 `; [" K9 || MCASP_PIN_AHCLKX8 U# _6 K. C1 F: e( \% l$ ]
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */6 C# L5 O) ^+ i' h$ I
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR # I0 U, Q8 u; n! a* ^6 H0 J6 _
| MCASP_TX_CLKFAIL 7 O+ u9 r( N7 `
| MCASP_TX_SYNCERROR, F* n7 k; v4 d4 p' {7 k
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 2 S& P4 h+ Y1 n1 T+ W: j
| MCASP_RX_CLKFAIL5 C4 `0 K% v# E( s
| MCASP_RX_SYNCERROR ; R! d+ p% Q/ a$ h
| MCASP_RX_OVERRUN);
/ l5 }) e+ N0 I) m% O}
static void I2SDataTxRxActivate(void): ^) y5 {0 F9 ~2 |/ u; x
{$ u( ^8 e0 G4 W6 p" s$ n& F; M& ^
/* Start the clocks */6 m- K% Q2 D3 v" M: h, T, i
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);! T) Y& G' K. ~2 H2 i( Y% U
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */6 [: J2 u" K; o
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,9 t- M8 U# B0 d6 R
EDMA3_TRIG_MODE_EVENT);
- {7 }& ~% s( E- c9 f6 N6 ^: YEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 ?+ h. e- o3 ?, Q( ]0 H- lEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
+ C2 {3 d6 X- w" [McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);3 l* D0 l% E: j
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */' _% z( R& z% @% J* P) ]8 w
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
5 r) c. U2 ~% e' ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);& e3 ^9 Z5 }( \- V8 w' ]
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
1 Q4 Z7 j9 u2 \! v- N1 y$ \}

: I# C. H! `0 t1 [
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
7 a/ g2 r' P6 b  u" E2 ^
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-5-8 08:56 , Processed in 0.039075 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表