|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
5 s( ^1 N; |. w9 e+ @5 winput mcasp_ahclkx,
5 n3 |% z9 p& b) K4 _input mcasp_aclkx,
( B& a$ h( L* E' r, h5 V) c* U" kinput axr0,
4 r7 C0 f3 z( e. I i: w9 w0 N+ e' T' ^/ b* o
output mcasp_afsr,7 X5 j+ _5 }# E$ D" L% u
output mcasp_ahclkr,
. K0 e" E9 _& ?! i6 j* r( a( n+ l7 q, soutput mcasp_aclkr,
3 b* X9 t, b3 U4 b ^. poutput axr1,. w9 j7 C) o6 j6 e( |7 B
assign mcasp_afsr = mcasp_afsx;& I5 l: X9 v$ T+ `8 n5 V9 h. Y' w% r
assign mcasp_aclkr = mcasp_aclkx;) ~ K; R+ N; Q( w# O: Z' t5 I
assign mcasp_ahclkr = mcasp_ahclkx;: x/ {) B7 t. o3 y8 d
assign axr1 = axr0; # X+ ^: C l7 ~2 P4 i- Z \
8 C, W; R ^! E4 O+ j: v, L& m" T在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 4 j& k+ V7 N+ r" M
static void McASPI2SConfigure(void)8 I& ]. n5 b' F3 f6 O& j; O
{
p* L: n g7 FMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 w$ Z& L$ U, b0 Z) BMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */. T) }3 B+ F3 ~1 j$ O
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);5 o) K' u" a& K# ^: l
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */2 e, s! x6 Z$ e, \2 i0 ~5 K) L
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: F+ V( e* F1 B; L2 \# _
MCASP_RX_MODE_DMA);
' f% g4 ]0 @9 \' b) m: |3 {McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% l3 F9 f; T) o9 s. ZMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */! U2 ]7 p3 N7 J# o
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
4 P8 r+ }. {& A/ H) D2 T' \MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);( |4 ^; O) N6 V- M# B2 }9 o; h
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, . V' y; n; M4 |& d5 f- S$ W! n
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
+ g' N0 E" [2 fMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 O% I% _* N; Q6 AMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
! v3 j$ _: D$ y: _McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32, _: D3 Q. W1 H+ m- K
0x00, 0xFF); /* configure the clock for transmitter */5 z, V! { n. A* e5 j
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 H4 R# i6 o) q/ Y- ~# l4 H% KMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 V% M& F4 [* ~McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
( }7 H4 O: N% G0 G3 R* Q0x00, 0xFF);# `. p0 w0 L3 v; Z) B& U9 v
% _+ L) [! F: V* R
/* Enable synchronization of RX and TX sections */
' {# A+ E" j# b( |, B Y; FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 Q* n1 C& e6 ^+ a4 i$ w- UMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);9 F& f0 _+ M( u2 }7 S$ D
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*9 q( Z8 w+ [6 ^+ I/ N) w
** Set the serializers, Currently only one serializer is set as3 P" @. o+ q- T
** transmitter and one serializer as receiver.
' d; S5 a6 m4 h; b7 o4 I g*/% j7 o2 N( D: v8 J
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);3 O; q6 l. l5 v4 R
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /* C" Z% K: n$ ?2 F1 ~% u* z
** Configure the McASP pins
2 I7 W, }0 h! l/ L4 V, E** Input - Frame Sync, Clock and Serializer Rx
2 k% u& ^( m+ p1 B/ m** Output - Serializer Tx is connected to the input of the codec 6 a" P! y0 p7 S9 r4 V
*/! t+ w# Z, o1 U- l
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
9 v' g$ c; q" N$ SMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));/ g0 f0 w) k9 F9 V
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
0 X( \: w/ j+ A: f$ T: j% P| MCASP_PIN_ACLKX
- L0 K! r- r7 w$ V' p2 Z| MCASP_PIN_AHCLKX
5 z8 P* O3 ~* z% U! `9 I9 O| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */" |$ G6 D" Z2 }$ h0 w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 B) p& P8 x( S1 T, l
| MCASP_TX_CLKFAIL
2 _) c0 n0 J7 o" x| MCASP_TX_SYNCERROR& J( p, S. T5 L' }6 ~ x4 e4 A
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( e$ e9 h: n ]- e) x| MCASP_RX_CLKFAIL4 O; j1 K% @0 w' `/ N! N
| MCASP_RX_SYNCERROR 2 o+ s |/ U9 b: O1 j7 i
| MCASP_RX_OVERRUN);
( m7 S. S! e& g% c} static void I2SDataTxRxActivate(void)
7 a, z. n. G6 S! t- ~; ?% D{2 O# g E R0 S' K: }7 |8 o5 _; ^
/* Start the clocks */
4 a ?! H# e0 R$ XMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 z7 Y0 a& t* _* b( `* h& h
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
" H9 z- p7 J) X+ D; v' _! sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,8 ]6 h. F6 d0 |: S' V
EDMA3_TRIG_MODE_EVENT);9 s# G0 R0 H h+ h: |
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, * H, N- x9 o7 g' E
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
0 J- J" \- o8 b. U( wMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" Z( u, w3 v5 E& O6 g- F5 JMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */" J5 t7 W1 i9 u9 T* c0 ~( w
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */& o9 I4 b' y3 P* a& O+ v a
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);* }1 D( k8 w: ~. d) Y8 b
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);+ m+ S& }: S$ j7 T8 C8 w
}
- a% m* U4 O3 m g请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. . W2 d4 ]) g4 v8 B3 j: {
|