MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12191|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
" }5 u' @2 s( v* g( @# r) \input mcasp_ahclkx,
4 o# T$ b- H6 L0 e+ d: ^: N/ G- b  Zinput mcasp_aclkx,
# t8 v# @. y! A4 ~+ r/ {8 E# {2 Kinput axr0,: S; M( ^8 g0 G+ B( @) |

) o. {8 k) r% l8 [, Y. ~output mcasp_afsr,
6 T( F8 Y7 ?3 [6 X% p) r  l1 moutput mcasp_ahclkr,
* l! p1 l  W6 w, f; S6 o. ~( qoutput mcasp_aclkr,$ B7 t3 R% u! ?5 `7 f. r8 Y2 a
output axr1,7 S0 _' x; J0 o1 u) i9 ^
assign mcasp_afsr = mcasp_afsx;
! I  E' _0 j+ w& q- m) M) ?5 hassign mcasp_aclkr = mcasp_aclkx;( ^3 g' u) x. B2 V* }5 U* E
assign mcasp_ahclkr = mcasp_ahclkx;( a# W5 g' P! u9 }- q
assign axr1 = axr0;
9 e+ y' ?& D! W) w& }" q  U

3 e1 X  q; Q5 f
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
, g$ N) J+ _6 b- M- A
static void McASPI2SConfigure(void)( G" Q% `6 F1 x7 Y6 e6 E* w4 N
{3 ^+ G% [$ n) @' X/ V  n( n2 A
McASPRxReset(SOC_MCASP_0_CTRL_REGS);/ Y2 t& }- e! J% a( a, A, X
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
+ E6 m1 p  M% B% F1 jMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);8 n- `7 D1 ?5 n
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
% o( \  s" S3 R, a! LMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 I1 q6 e- `* D4 V: VMCASP_RX_MODE_DMA);, b* j- c, h# E6 z$ n  I6 ]; ^
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 C# o2 M  d" v& }; _$ O3 w0 \MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */! B# t6 g1 t9 J9 n" B& Y$ a2 L
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
4 W. g% Y; S7 ~, i' ZMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
+ o) V- ?3 y: x) ]6 [5 j7 |4 \McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 c1 O& d2 J9 w% EMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */4 s& {8 N' \1 Z7 H
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);+ k) Z4 m1 c' N
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); / T& B8 P9 r6 o. n5 R9 [% J
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ f4 I2 `0 O( D0x00, 0xFF);
/* configure the clock for transmitter */
, l% O+ H" Q( |. v+ cMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( @; Y* u$ b% J# N  P6 X
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
7 I4 a, g6 [: c# u. ?  ]* eMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,+ e( N  L8 |/ l
0x00, 0xFF);0 f/ x: a  e2 D+ I( I

7 v4 E5 g7 |1 l. E- w" Q/* Enable synchronization of RX and TX sections */ / G5 _& ?. L* }
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */$ `" }4 g. F" s' K$ N. M( V5 R0 c
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! y( [% g9 [3 m: OMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
- V$ Y5 \3 ~! O& o** Set the serializers, Currently only one serializer is set as. d0 R* q6 ]4 n. s
** transmitter and one serializer as receiver.
( o! U1 j( g  K6 W) F, ]*/( V- k- ?4 y/ e% L( E. \6 O5 v
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);# f/ E: C/ Q' c( A8 R
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
6 S4 F; c$ ~/ u+ e+ A** Configure the McASP pins 8 N. M- D% ]& [9 Z6 j4 E9 _* b
** Input - Frame Sync, Clock and Serializer Rx
, Z1 S& j& }6 L8 n8 p** Output - Serializer Tx is connected to the input of the codec
; D5 R7 I$ w) x' a% s*/
3 y6 w3 d7 R0 ~  |McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);1 b0 W$ a( S4 E" x3 J  V
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  W  l% v3 G( c4 L7 UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX: h( c) R% P9 t
| MCASP_PIN_ACLKX
# [3 W3 V( K4 a, c: H, v1 E| MCASP_PIN_AHCLKX5 L& u/ S0 O7 r8 O! m
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
7 G# s6 X) D" M' G& xMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 v! J/ U! o' @- d) s| MCASP_TX_CLKFAIL
+ ~8 d! |! j6 n' {| MCASP_TX_SYNCERROR. h) @* J, v* R1 Y; ?) B
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  z) k  a5 b7 A* Y' w) U1 d| MCASP_RX_CLKFAIL
, y( |/ v2 R8 p) B| MCASP_RX_SYNCERROR
* S2 W' W4 N- m8 _; y0 O9 T| MCASP_RX_OVERRUN);
7 N2 R2 |# i& z$ D" ]% R6 K! Y}
static void I2SDataTxRxActivate(void)
8 k' G) J. O8 R; t{
& d2 t$ c9 n. i) H6 f# E/* Start the clocks */
, A4 w- w3 B7 e- G" KMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 V5 A4 k( q" C+ WMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */6 b5 F; b4 }3 I' e0 z
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,* {' x# G- b) r) p+ c& Y2 ]% |
EDMA3_TRIG_MODE_EVENT);& K( i" f; d& `: q8 M- M1 @' U. k
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  \% o7 X6 _' Z. _( M8 L3 BEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */4 k3 i0 f) I) ?+ D7 n" ^
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);% g4 j6 H; s& k1 f. z! D+ P2 b$ l3 b8 @
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */; [6 G& H0 m, g+ ]$ p, ^
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
) Y1 O# U4 K: c) s4 q1 S2 ]: \. eMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);. ]* t) w7 t' ]+ s- C2 |: ?  I& n
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);! M# S# |' ]/ g$ V& g/ A' Y
}

) I: W; A) R4 T& P& N3 p
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
3 R- b+ }4 d; ?3 N; B2 E7 v
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-31 20:40 , Processed in 0.041032 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表