|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
5 \2 w! c. F, s" Oinput mcasp_ahclkx,
& p: [3 m7 O6 c3 [ Minput mcasp_aclkx,: K' v( b) w1 W+ m, @
input axr0,
% y- w p- e+ w, a7 c
2 w# b$ P5 C' g, U; a3 ~output mcasp_afsr,
; @% a6 A* l, g! k& ~8 Joutput mcasp_ahclkr,
+ o" o6 Q+ m3 f1 H) c! U1 \output mcasp_aclkr,: P/ x8 N' T6 J( h
output axr1,7 \1 _8 T& F f7 f7 t* U! q
assign mcasp_afsr = mcasp_afsx;& H7 q& k$ i1 M0 |( ^0 T' `
assign mcasp_aclkr = mcasp_aclkx;& L4 z6 Z: }% }2 z% O
assign mcasp_ahclkr = mcasp_ahclkx;
) E2 I$ A5 c6 C @& {/ ]/ gassign axr1 = axr0;
# P5 b7 L3 \7 r# n e, q* G* l% K+ w# i+ B# [2 f: b6 l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
7 N( U; d7 }' S* i( i# Gstatic void McASPI2SConfigure(void)
7 _0 P+ j* E1 S& \/ e; U{
( I/ w5 K2 K0 M' |" k3 S/ iMcASPRxReset(SOC_MCASP_0_CTRL_REGS);7 u/ v5 }# | O: }
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
5 \7 b! n7 p2 X/ l- Y# A! cMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
% a' p: y3 l! }2 RMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */1 Z3 b: ^6 y% p) w
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* D% ^/ T% ? R& v0 {
MCASP_RX_MODE_DMA);2 ?- n6 ? K4 ^3 B4 N) j- B
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: I+ q$ _; r' w" y* }MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 g1 k a: R5 X; b: T; w, ?McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: p- i- M1 g7 x& ]; { X9 gMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);, Q& l! l! T8 O, A( S' r3 W: S( L
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) M9 S5 P, S! T( Y; U' \9 ?MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */; F' z* c( Z. D1 M) o! z0 n
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
0 E/ R1 y2 \5 B) J$ M& bMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 A% c e. u4 J9 K% x# c# iMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,4 }3 ]. Q/ R1 J1 D( j3 _+ H. c
0x00, 0xFF); /* configure the clock for transmitter */( F: k0 G; w# s% U- d5 Y6 I: p1 ~
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);+ ^2 t- m0 o: |* J2 u8 F- ^' [( y8 u6 l
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
6 y* E! U- }5 P' r; LMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% }6 N o0 V0 o- E" k4 T8 w/ J5 p0x00, 0xFF);" T+ } G o4 B+ d( Z1 u
# n! S7 C3 P, c9 w
/* Enable synchronization of RX and TX sections */
8 O! [. b- L# s4 Z$ C2 WMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */4 D; g1 g" M/ ^' @, c, b' M
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 U) j% H6 D, R4 |/ w8 FMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
" s$ M7 J4 P3 U( V3 H+ [* Z0 C** Set the serializers, Currently only one serializer is set as
( q$ l$ O& g+ c9 R** transmitter and one serializer as receiver.6 M, l/ `6 o$ l' A9 D: Y, J
*/
, }& n$ m/ m* I* r$ t ~* uMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);5 T6 B$ Q8 ], F' L
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*4 Q9 V2 s8 D5 i6 T& L Q6 \
** Configure the McASP pins
# T, h h. G* o0 u& g; U6 R** Input - Frame Sync, Clock and Serializer Rx
|6 h5 z' d/ e+ X+ ?- A, R H** Output - Serializer Tx is connected to the input of the codec 9 r- k: \. Q) [1 q: V) f
*/
3 a5 K& O7 r1 ]% C y' eMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! i& G+ ]- W/ nMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 |2 h3 v3 E/ Z/ ~: n4 s; }
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ Z8 E: R" s g& }" T| MCASP_PIN_ACLKX
L. _+ Q6 f1 d f5 Y$ X0 ?| MCASP_PIN_AHCLKX
& [( l2 w8 s" s1 a| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
$ d2 b; ^" u* P& J1 Q* z, HMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 U+ `! D% r' q1 `3 n+ U| MCASP_TX_CLKFAIL
o% B4 m. Y! M9 i! l9 ?| MCASP_TX_SYNCERROR% l0 f' K% N% N) a
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ J, D! ]9 E6 Q; w/ B- w- v: L| MCASP_RX_CLKFAIL1 B% T4 f% ~; S. f' _2 z+ @( Q
| MCASP_RX_SYNCERROR
7 {+ I2 O! {0 F" s' c4 n: u| MCASP_RX_OVERRUN);8 ?" Z3 F. p6 ^7 X. J: k: @
} static void I2SDataTxRxActivate(void)& I8 B/ d& M4 t4 f$ I. p( f
{) D# c& {8 n. W
/* Start the clocks */
, I2 Q- p+ B* b; K! f( ~McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 ^; K3 D) b9 w1 }
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
) L- ]! K/ S. vEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" r# J E6 d. W7 b" iEDMA3_TRIG_MODE_EVENT);5 R0 i# O* K: C
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& V: D% P0 V1 M- ]7 c4 ?" qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */6 n7 S# o% ]9 g
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);5 _. F& L1 g' k! F5 Q( r
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */8 a9 \* }& b& F3 e
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
' c0 C; v. ]! d- o2 wMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 d" {# ]- V# O9 }+ W. T! K' PMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);# U) ]. u$ ]& T) ?% s( ?
} 0 \8 q5 n: w4 _+ ?6 Y
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
5 Z% ~& U: n% g6 Y) ^6 ` |