MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
, W# o# \. C1 Y* c4 |) C, A8 zinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
  W! h5 D: {7 b. Eoutput mcasp_aclkr,
' O4 Y4 {. O( t; h( `  \9 \# m- noutput axr1,
) X& A# A! S6 P: f

assign mcasp_afsr = mcasp_afsx;
4 M$ l- D1 m" S4 h5 C& l9 ^  |assign mcasp_aclkr = mcasp_aclkx;
. Z2 G5 J; c! f1 x" m0 E6 p7 Passign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

- N' ^' r. `0 L% F
; K0 p3 h7 T1 Z4 s

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
- p- M; V) v/ m- a5 n7 A{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
* i0 G; \4 A; q1 ?! P! o- ~8 RMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
) p0 B7 R# F4 H0 `McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 q6 X$ A, {8 J) x# V! sMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# {+ [5 \  }  hMCASP_RX_MODE_DMA);
% C3 }  W. z2 m! @! C. {* UMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
4 g0 n. t! L, m7 E  VMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. y, ?! l, T% H  n4 |/ D4 KMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ @: S5 k* k0 ~' ]0 ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) ~6 g/ p  n& Z$ `1 F2 p$ T0x00, 0xFF);

/* configure the clock for transmitter */
+ D3 O. D, z/ [1 }- a$ M$ DMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 L2 c8 b: Y% R$ zMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
9 v6 H6 v) `( I( ~9 ]4 B0 FMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 D! T4 A! N0 D0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
* v8 P# }) i/ n; p6 n  W- H% U6 \McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
1 W# e" c! O$ U( J& t: [5 J3 T7 R/ gMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. V1 C4 h, ~+ \9 J5 M& u** Set the serializers, Currently only one serializer is set as
2 z! X  K: I5 k, l6 R* N) |** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 R4 r& _+ o& |9 zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* W$ q5 ]3 f/ l# f) z! G. z0 t8 y** Configure the McASP pins
  p, u4 s$ @% N. S  I& i& a** Input - Frame Sync, Clock and Serializer Rx
& E6 K3 i) x( y1 A** Output - Serializer Tx is connected to the input of the codec
6 j0 b! y6 W: z  x, C% ~6 k! h& U*/
# A: u8 @: K7 k& L, i% pMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
' G2 E  p! m% a2 q- B5 y| MCASP_PIN_AHCLKX
) P: X4 r+ K6 b6 O| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ J2 G# s% m' v0 i| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
6 t9 ?- W; C2 O6 E; t6 w| MCASP_RX_OVERRUN);
2 _% Q4 Y" r9 N: ~( h2 {* `}

static void I2SDataTxRxActivate(void)
0 H' [) U' Z# H6 j/ F/ |{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 N1 @- n( v' I6 X3 I8 n; cMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 T+ J$ b' K) [1 [' C/ m; pEDMA3_TRIG_MODE_EVENT);
$ _: }4 b2 o1 F1 p: ^( zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
* S' K' ~* K# u# _1 U$ xEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
( E5 y- A1 i: G9 Z+ W/ H1 ]McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
- G% j. j0 e4 _while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( \' n3 x2 Z7 y; t" N3 ~* u  Q0 iMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ M) f3 R( R) p5 L2 N; X. P}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.