MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12995|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,6 {. N! T2 V% a7 D+ ]
input mcasp_ahclkx,. a4 e- G. T# k; h
input mcasp_aclkx,
+ f" _! H: F! @) winput axr0,0 v0 n4 A7 R! i& w4 }: w

1 V  n, Z6 P) W/ X; qoutput mcasp_afsr,* m& Z7 t' `0 C( a+ a8 C
output mcasp_ahclkr,
8 b; B3 T; m" e) `7 v0 }/ f- f+ ]' houtput mcasp_aclkr,/ S1 E6 {) A" o! v: S
output axr1,
% _0 K# I6 w: b6 B5 U+ n2 h
assign mcasp_afsr = mcasp_afsx;
( @7 C, S# V. {- o5 E# o, N3 q0 ^assign mcasp_aclkr = mcasp_aclkx;
6 S4 K$ |; _( a! D; vassign mcasp_ahclkr = mcasp_ahclkx;
. c0 S# ~; A$ X* ?; Z5 P" M* Bassign axr1 = axr0;
6 N. h- q; C  B3 L

; l0 l/ w) Z* w" x4 M, _  y
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

+ l! s9 L! b  q5 q
static void McASPI2SConfigure(void); e. A, q3 R! \& r8 B; s
{: {, a: N1 @$ `6 |6 {* R
McASPRxReset(SOC_MCASP_0_CTRL_REGS);  e+ F6 T; a; Z! ~7 \9 r  E& b
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
" @1 {6 b: n$ |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);, q  g7 B' b# h% ?7 ]. a
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
" N. A# J; `( {McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  M) L- O' i# EMCASP_RX_MODE_DMA);7 m# U% M3 V+ K) T* c  ?
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* H3 T* ~5 m2 @MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */& x, u* z3 n+ g
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, & U- X9 p. b, N0 Z! B) M
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, a5 \  B5 I, yMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   P1 ?& w9 I5 P8 Q
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
2 z6 T: X" K) h1 }McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);2 }7 Q# p+ O: b  l
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 9 L+ h3 L  H( d% `8 [# b# f; ~
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( G7 S. q: j! \7 R0x00, 0xFF);
/* configure the clock for transmitter */
+ U. B/ K. E) k) D- A  y9 rMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 ?4 E' r4 [$ Z( H- `McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! ?, `) I  W& i6 g( a$ W4 T
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,& X! n; o  x5 K1 M& O
0x00, 0xFF);
9 G! G' e9 v" D  v; R) e+ p9 L$ h7 e/ v. A) M: |' j
/* Enable synchronization of RX and TX sections */ * T' q0 n  |7 r3 ^: y: z7 D
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. G7 O7 b* d+ k# ^' }( S5 F2 |McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);7 g5 Z  F& f3 Z* {5 r6 }1 n
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
6 H3 Q4 ~' P! l% k** Set the serializers, Currently only one serializer is set as0 H; Y8 G( Z  L
** transmitter and one serializer as receiver.6 \$ @* L7 x- c' z6 Y0 q
*/( Z+ Q- w# y, z) g: ?9 y
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);1 H5 X+ _' a$ {; }9 h
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/** Z/ W) ?: I% W) H4 x) h, e
** Configure the McASP pins
$ S/ e( r" o6 o* }6 |  A( O** Input - Frame Sync, Clock and Serializer Rx& ~/ o# j; M! h- e" C& o
** Output - Serializer Tx is connected to the input of the codec
7 U- B0 i; W* n& A4 b*/0 Y# l, O8 ?* e
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
7 W3 S4 K, `0 r, K1 X( FMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
8 U2 A+ A5 J$ I5 c  TMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 w1 D3 {$ r# B. t. V* B. F| MCASP_PIN_ACLKX
, j5 H5 D9 ?4 K5 Y6 H- D" s4 |' j% c1 S| MCASP_PIN_AHCLKX( }/ G1 J) G8 F2 w
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
6 @) h/ f' ~. u6 |* T) aMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
+ _" F" c3 u7 B1 G| MCASP_TX_CLKFAIL % ?; g# Q- O- H& |2 @
| MCASP_TX_SYNCERROR2 a- M2 {2 ]) s/ K
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ y( e* h' \- Q* b" V' h| MCASP_RX_CLKFAIL
# M4 d! g9 i7 q5 b| MCASP_RX_SYNCERROR ( \6 t3 f0 @8 d6 G* Q7 o- R$ ~
| MCASP_RX_OVERRUN);( t& q7 p8 y3 v( X* W; |. g
}
static void I2SDataTxRxActivate(void)
8 |5 c) w3 i1 x+ F) [{$ H+ t. P8 n8 j7 d7 x
/* Start the clocks */3 I8 D) k3 Q+ W. Q) O- R
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);$ ~* a8 d" ?6 h" K
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */; w0 k0 S9 d0 [' S/ ~% M( E6 G
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" b; q7 s$ A- i2 {3 D% yEDMA3_TRIG_MODE_EVENT);0 `8 h$ q  j9 W( ]5 D# v, T
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
1 d: q" x  {' \' bEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */- _: M( A! }" a+ ~
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);6 d/ Q0 n7 F- H1 e/ Q
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */7 E; {& E" D* v( y
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
% ]6 J' B6 \& IMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) x* H( H: X& B8 \% V7 ]( eMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 h  b" N1 R4 r" c( g
}
- O; B3 h/ q% H" \
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; u5 j! v$ N, l$ Y! c0 V# l+ {9 f; i
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-8-3 07:42 , Processed in 0.041719 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表