|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
3 z- w% e' v N4 k- r6 D$ Hinput mcasp_ahclkx,5 b' i6 `) N8 v7 ]( i3 O& @: J
input mcasp_aclkx, O5 Q! ]( s2 k9 z2 j) p {$ u1 `# E
input axr0,
: E3 n6 Z* |; ]4 S( u4 L0 D, o) i$ u. W* `' M
output mcasp_afsr,
: d6 K4 o. h/ ?7 ioutput mcasp_ahclkr,
0 |6 ~# n. O1 i3 b+ B, Z$ uoutput mcasp_aclkr,% ^/ h/ ?+ S; l: N
output axr1,, K9 ?) g! _. D8 C9 H {2 x4 g& ^9 c
assign mcasp_afsr = mcasp_afsx;
; H4 W+ ~6 p6 }3 v5 H4 b/ {5 m: ?5 Eassign mcasp_aclkr = mcasp_aclkx;. k) D# }4 B# Q1 Q/ b) D
assign mcasp_ahclkr = mcasp_ahclkx;# t- y6 ]( L) @- _1 T' z; }/ f5 X
assign axr1 = axr0; ( N; R4 Q. W& s0 e1 U3 f: D
- \2 L5 x/ Y! [
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
) t- b- @! v6 u: ]2 _% @# \static void McASPI2SConfigure(void) b. ?. B4 e7 f
{
, R( A* l- O' P, E$ E, BMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
' I, p1 K& D% ?" X# t4 u& _McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
3 [- e+ w0 R F% g h9 nMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); M" f5 d9 a1 l" p5 p
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */- s* M, X7 B4 p' U" k2 C/ ~
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,! A, ^) W7 x6 N6 O7 u5 L/ ?# m
MCASP_RX_MODE_DMA);
) ]$ @8 E$ B; I! j5 n* OMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ D' N& D1 P0 a1 f" ~! k( mMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 _3 Q& n5 D. ]% q! NMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 v7 H0 ]8 Z6 j. P& y0 Y& T" pMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
% ^) X( j; Z( [) [: p5 jMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 M _- o4 }. a* I o- E9 hMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */3 U0 ?, W: ~7 u! }/ ]0 W
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; U1 C$ Q/ M. y2 g0 K& @. ]) KMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % [# \) M% p9 L1 b) Z# D; @
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,( a: `# S! K; e5 N2 I, l
0x00, 0xFF); /* configure the clock for transmitter */
1 V" O4 g8 d) \: C. A/ B# ]McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);; b5 ?/ N4 p3 u0 W8 ?2 x2 x
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ) x! P+ x( ?/ w2 ]
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,; `1 K- N5 T2 I! x" ]" c4 A
0x00, 0xFF);8 j l( ~# K( b( C
* J, ~1 x$ l+ \, u) N
/* Enable synchronization of RX and TX sections */
: `( z" V O$ I. |& n7 GMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */, v9 w" W- Y$ f6 s4 Q! b3 l
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);. y4 ~6 E. O* y- T
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*% O; S, G/ L9 f1 q. v' n
** Set the serializers, Currently only one serializer is set as$ K, e c! m; F B7 b% U9 f
** transmitter and one serializer as receiver.
{5 R( f. V) j* \& Q*/7 E+ H e0 z# C4 q3 {
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);! j" a* ~4 t. f- J" M; \
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
' \& b$ B2 P% P: T" C** Configure the McASP pins
2 O5 {1 v* t5 H1 {% x8 p3 I** Input - Frame Sync, Clock and Serializer Rx# @; _9 ?* M$ i: N% Q f" b
** Output - Serializer Tx is connected to the input of the codec : j; e1 P, ]% g- D) y6 [ d( W
*/
6 P/ ^; \1 O% L1 g, l/ @McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
$ s' x6 \5 B9 K5 {0 oMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));% V8 R! j! l2 m3 p
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" b# T2 v. Z3 A y/ g- A: T| MCASP_PIN_ACLKX" R& x. r7 O0 D# q
| MCASP_PIN_AHCLKX
3 a* c5 \) j N# X+ L| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */( s0 }; P+ P7 k* Q. F2 r( v
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 K; d$ q) t- W" ?8 D- o# V& I| MCASP_TX_CLKFAIL
& M9 X$ ?! {, P- k| MCASP_TX_SYNCERROR/ f# g& t4 P) x- L/ B- p8 G
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR + X* S. X+ F5 Y& b* m
| MCASP_RX_CLKFAIL( C) U2 O* u: b: b: u2 [
| MCASP_RX_SYNCERROR
* t: h0 E, ^/ O/ ~ |5 G* A| MCASP_RX_OVERRUN);( b# X4 P/ w* @- Y$ p6 C: A. m
} static void I2SDataTxRxActivate(void)
6 a2 k3 e* |! b% E7 a6 s& H6 X{
, y( W) Y; _$ R& b/* Start the clocks */
( Z+ @. n! a- OMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);9 P7 K3 s& R o I2 C
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
$ N, s. P4 X3 _# \EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX," z. y9 u, X) h" E" Y
EDMA3_TRIG_MODE_EVENT);
- k6 U6 m1 Y* c6 W( P, |5 LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
" m& m) q& \' \) i' E9 q' HEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
' U$ J6 k7 K4 O% t, vMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; d4 V" w4 I. [* _! x9 N$ p3 j' u7 oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
4 U4 k4 I: @5 b; g4 mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
: s6 [: T* o/ h$ E) A& [& [1 @McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
: p; |$ U8 h, k: o b& zMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 f' @# ^0 N5 n" G} % q: y% ]6 U! ~% p1 T6 A0 F/ s& V- a
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
" {- O* @! {+ x |