MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
6 Q' f' Q3 M6 ^# h" j# einput mcasp_aclkx,
input axr0,

5 F/ x* j. Y4 S! a9 \- S0 Coutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
1 Y% F' b+ z/ ~! Youtput axr1,
2 i, {* b5 ]" O; S# ^/ |

assign mcasp_afsr = mcasp_afsx;
, \" ~; f6 \. e+ h2 M5 I$ Cassign mcasp_aclkr = mcasp_aclkx;
# Y: O- \+ n/ k- }, ~* Gassign mcasp_ahclkr = mcasp_ahclkx;
7 J+ M! s6 B8 I% j, Jassign axr1 = axr0;

3 x9 _, S7 k4 h# o
/ H. o, K3 t0 a  z* ?% E& W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

# @9 U! O* k: @$ E) U

static void McASPI2SConfigure(void)
$ |6 o; `9 p5 S" S$ U{
8 f( i- K4 S4 ~" q4 x* [6 ^McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# }% M/ Z1 m) `" [5 C) w5 {McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: w. i( ?8 |6 c$ j6 {McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
" O3 K1 y' ~; G3 T7 z2 m% XMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 G% F$ I+ M4 v. C! r4 Z8 XMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ ], o! c& i2 ^$ WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 Y: q4 Q* Y( S7 b0 I3 ~% h0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
9 ?; \: c8 R5 b0x00, 0xFF);
( O0 C+ r7 ?0 ?8 Z/ X$ {
! t) Y6 [2 b1 V/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ e1 b9 R+ ]. o+ X3 {! L/ HMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
, L9 u- P+ g# l** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
9 z9 M8 l0 r) i# v+ W2 M+ M*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
' i# w+ `+ z, d1 N** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
* C0 ]( v$ K1 ~2 @0 N' ]2 \! f** Output - Serializer Tx is connected to the input of the codec
*/
$ Y/ P5 I* z2 p2 D2 t8 ?McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
2 n2 X7 w( _0 B! h0 d( w0 K  k/ gMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" T7 ^% z. g$ y" g( ?McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 q5 N$ w. j$ ^! B( [5 K' y2 E| MCASP_PIN_ACLKX
; u0 V; U5 t( T| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
/ \1 X' {' `1 ?# L8 NMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
; q" w8 |* k; z6 J' J| MCASP_RX_OVERRUN);
8 a$ [) Q+ G! S- i}

static void I2SDataTxRxActivate(void)
{
! V) ?+ T- L/ h7 A. d/* Start the clocks */
" h; y) f+ x2 DMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
+ n! ~3 \( i5 |; v% |EDMA3_TRIG_MODE_EVENT);
& q' t* y. e# JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
5 O1 D$ `& L; b1 L4 F" [) Uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

7 p" h) \& k! J' |

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

5 i* P" }2 Z3 X$ \% J