MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
, K/ c! I( P8 D; D" A- ?input mcasp_ahclkx,
input mcasp_aclkx,
. X; G7 Y1 c0 D& p% Qinput axr0,

output mcasp_afsr,
3 _# S6 L6 d; `( Aoutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
3 S$ }( B% h0 v8 `

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
9 p$ l$ s# m6 M" }/ F- N$ t' Oassign axr1 = axr0;

! P- Z; l0 U% I2 H. _7 Z0 h9 c+ H; k

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
& J+ D3 J5 s$ d0 w- j{
4 Y, n9 Q" x7 V# M; |McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: ~* \; h) C9 @! p% i' _/ K, E, ^McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ r7 G6 R" c$ J0 v+ qMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
. s4 d! r% f( i' ?8 OMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 W$ t( y( Z% N- s2 jMCASP_RX_MODE_DMA);
) ]& y, y9 c5 Q( o0 {McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* i4 U9 u9 ?: s/ CMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 \, Z/ c  G7 f( G4 x3 V/ ?MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
  l$ W, a7 F# x  t4 }McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. d! }% F* _; `% R  YMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 x& d: A! w# q: B% gMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  G2 s  X- C9 k% f+ X  R# V& B0x00, 0xFF);

2 H. |- V* v+ g- ^/ Z/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* I- ]+ ]/ \* [( S# M0 A1 E0 \** transmitter and one serializer as receiver.
) N& E% v9 `. i) ?*/
; o, _6 t' \. r7 B1 ?  x$ s2 AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
- f! M( @/ Z! l  y" w$ ]- {) m* s+ o** Configure the McASP pins
+ b. y/ W6 s( A2 @** Input - Frame Sync, Clock and Serializer Rx
$ a  V, e9 T  R4 k' O3 B** Output - Serializer Tx is connected to the input of the codec
*/
$ n" q0 T# q( ~/ ^( h7 WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* [- Q: j/ j- B, Q2 yMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- H0 U, ]- e- _% R4 q# KMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" D' w" ]* P8 x. b8 i| MCASP_PIN_ACLKX
- P4 F: m3 O9 j' K. n' f$ x  i4 g| MCASP_PIN_AHCLKX
% [3 ]' F+ ]: s: Q" ]+ k" B| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 ?* A  z- G) F. I4 C+ w& r| MCASP_TX_CLKFAIL
- s9 D1 O8 I1 W7 U| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& ?. A3 V* R$ D4 {| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
( R4 q0 N; a) S% t* `}

static void I2SDataTxRxActivate(void)
3 b$ Z) y* F' y2 K9 ?% v6 j9 w{
' \; ^, Z7 O5 R% }# e/* Start the clocks */
/ F1 c; L- U( L' l% TMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! g9 \/ D3 G5 T% ^McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ U+ Z7 k! L; O5 p" XMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.