MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13579|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
4 H6 N3 W# m8 ]8 C6 vinput mcasp_ahclkx,6 J$ }) X$ n+ E5 Z  s: e
input mcasp_aclkx,
- @1 f+ B+ V7 g) ~- y' V3 k6 b  N' rinput axr0,
7 q9 z! `& {# G) _  N* i0 R) k7 v' K
output mcasp_afsr,
& X. m! W5 U2 Q- h' f' t0 i* Boutput mcasp_ahclkr,2 T% T" i3 l7 i5 v( {! u
output mcasp_aclkr,' x1 K4 c7 ^$ f( c
output axr1,. q, P! d5 B5 d$ ?6 D# g$ T% }
assign mcasp_afsr = mcasp_afsx;
7 e! W/ t% @( N8 N% ?assign mcasp_aclkr = mcasp_aclkx;, V7 O! S: M& B, H& F
assign mcasp_ahclkr = mcasp_ahclkx;5 G( r1 ~$ i6 Y: v( V+ ?- c
assign axr1 = axr0;

; x6 r4 R' O3 k$ p
# i, p. q- u7 r0 p# @- [% G
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

1 P9 ?2 Y# O3 ]/ `  k
static void McASPI2SConfigure(void)
/ L4 q$ G4 w# ]{/ }) v: h$ _$ Q* E6 e) S6 _
McASPRxReset(SOC_MCASP_0_CTRL_REGS);; u: N# b$ C2 r. @* A' B8 X: G
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
/ j6 k2 u  C* v, n! MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);2 H* w/ e$ y1 C" q: t: o
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */* _+ t5 \+ L, F3 |5 A
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 ?  u3 m, k0 c& i% q3 f+ dMCASP_RX_MODE_DMA);) K5 P& o% O6 l5 J5 Q
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE," D; L# Y0 t5 M, W) \  A' [7 Y
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* Q* Z7 H8 B1 qMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, * q" e2 I3 r6 F- w! h
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);7 q. e) W3 \0 w+ \7 \9 N/ g
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
4 h/ q. E% s# z* [# s( r  @MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
+ g3 j0 S# q0 ~+ v; [2 P7 AMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);, g: L4 b6 {- X" \5 G3 ?& D
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % J1 c- M8 R6 r. y5 I* x6 h$ z
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
: t' m1 M: y  @9 h4 J% D0x00, 0xFF);
/* configure the clock for transmitter */7 K3 K$ P: }& s; h" R4 e
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ M" D( R; k3 T7 A2 v5 I0 T7 M* cMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . |5 c; V, y2 R4 h3 Z' l- U- P
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,( B+ x  f7 `( [6 R6 x
0x00, 0xFF);6 n. S" f$ C, N- H

1 G2 X) M7 q% H1 q. p/* Enable synchronization of RX and TX sections */ 8 {) j6 u/ Y  Z+ F
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
; X0 o8 f' X, K# l1 \( |% @/ i  p/ D1 nMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);5 U; r! c1 g1 `- y0 n
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
5 l3 h/ ]2 r+ k: {3 R** Set the serializers, Currently only one serializer is set as
0 p* g6 O6 v! b) J5 c( e** transmitter and one serializer as receiver.
& b9 f! Q. ^4 U; W0 d7 U*/- c' L5 P& z3 X' W  Y; d
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* S5 b. n) A* }McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*3 V0 q5 @# c& e, o1 I
** Configure the McASP pins
9 Y% \# E1 c; q8 v" }9 v- x** Input - Frame Sync, Clock and Serializer Rx- s8 C6 T9 t/ ?4 q
** Output - Serializer Tx is connected to the input of the codec / e6 O3 W: a7 W  A0 N$ n
*/
2 g+ V! \) p8 }- |6 o' i& sMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);, k  P# g3 L' `; ^9 Y7 A2 F
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));4 c/ m' o9 q6 i, P
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX& O/ J9 Q1 U' J+ d( R2 |  `
| MCASP_PIN_ACLKX
; _& n4 U9 Y% O4 x" w2 o* s. L| MCASP_PIN_AHCLKX% w$ |2 B4 J; Y4 P
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */! z( C; [9 ]7 k" J
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 5 @6 s" ~+ z5 u, m0 r
| MCASP_TX_CLKFAIL 6 t, \! _6 r2 c( Y) e8 j2 |
| MCASP_TX_SYNCERROR
5 l3 Z8 _  ~- d7 |+ s| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& J2 v$ }+ h* m$ s' A7 j| MCASP_RX_CLKFAIL
2 u# K/ t. p  \/ I% b$ \6 v4 H+ ~4 R5 D| MCASP_RX_SYNCERROR
$ @& }2 G. H0 d5 }| MCASP_RX_OVERRUN);
. M; ?0 f  R0 b; j# _. J}
static void I2SDataTxRxActivate(void)5 o! g2 L4 ]" M0 u! i; I$ B
{
% M7 y, |6 s3 f' c0 ?3 l# X/ m/* Start the clocks */* U1 D: V6 u% |6 M
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, n5 r8 ~1 R# GMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */0 ]+ ?( `! A" {8 u: d/ l
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" K) Q& ^4 W( @: @4 @, tEDMA3_TRIG_MODE_EVENT);# z0 g2 h  {) s+ T" R; J6 _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, / ]+ c( i+ Q7 c( _5 u
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
+ V. n5 C* }% p' M) o% NMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 w9 Y7 ]  b% _' M1 Z, GMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */0 v4 d+ x( ?* Y- W5 a) T3 v# ~
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */9 \+ O. I8 r) P; r! A2 k
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
4 v# G1 a2 \3 J  ^& a- M% c$ pMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);, F' C5 l" M8 i% y+ U1 R. m7 j
}

  [3 ~4 l, g. [2 Q- K
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
  o& P1 g5 |4 N* o
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2026-11-7 08:13 , Processed in 0.041057 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表