|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,2 q1 M' U/ R# ^9 v/ _4 ]
input mcasp_ahclkx,
2 x6 A) h+ {) \" m. Ninput mcasp_aclkx,$ w5 n! ?2 e8 K9 v- f/ ^+ ^
input axr0,) P# V! ], Q: Z9 k U8 u5 ?; H
& h% y8 }( q/ p1 I0 }( C0 u
output mcasp_afsr,3 K+ ~6 i6 o: b! F; T- v
output mcasp_ahclkr,
5 t: }4 Q$ n+ T" K5 e. ?. Q8 w5 moutput mcasp_aclkr,' e/ w5 y& ^, T+ G
output axr1,
0 }4 Z, \& t2 _3 U3 H( d% L! q assign mcasp_afsr = mcasp_afsx;$ a) b! |5 c3 v* P) }- q g" I8 e, W
assign mcasp_aclkr = mcasp_aclkx;
7 }8 D$ u2 C1 z0 G6 ?assign mcasp_ahclkr = mcasp_ahclkx;: {3 W7 ^* Z E. w4 k9 O# K4 V
assign axr1 = axr0; ) O+ G5 n* _. d( S* x
. v/ V+ `# J7 w6 k1 w
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
4 t4 T% p9 r+ ?* Nstatic void McASPI2SConfigure(void)
/ j# f+ @1 M" F$ |. @- g{4 z7 h" c) P8 c" O0 q* a
McASPRxReset(SOC_MCASP_0_CTRL_REGS);; d" [2 k! h$ r5 b( N3 d& ~* [
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */+ C; h% ]) v9 a, u
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);% b x) p; x0 H
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */ r+ M, t7 a2 V; `# Y
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 I8 J: ]& \0 X9 C% c
MCASP_RX_MODE_DMA);4 ]; }* a# ^+ C( R4 k1 L: p1 @
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. }9 b) V: q8 t1 ^9 V2 F! QMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# x$ d# E. j+ O9 r4 Q% z9 cMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ; {3 }3 w" `% g
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 i2 Y9 \; E! s6 g" o- O4 T+ ?/ W# gMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, C% I G7 r) U) N, W" y
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
3 ~0 g' b+ M; V# e0 d( R7 gMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
& ]$ O& V3 p9 X+ j4 AMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( S/ O4 ^: |5 BMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 [8 l4 R5 y2 L- |4 x0x00, 0xFF); /* configure the clock for transmitter */
5 A) s5 ~8 E5 F3 U+ j% ^McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. W$ v7 A1 }* t9 R+ Q5 pMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' M0 c3 y; e# j8 Z" U) ]
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,7 ~, U) a' {' I
0x00, 0xFF);- R0 d6 _1 q" z; m1 s+ J
# m3 B" ^2 Q/ v$ {6 V+ x; x/* Enable synchronization of RX and TX sections */
% b1 ^7 G9 t% k! r2 ~! v- {McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */2 U; ~" _; S/ r
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" F$ L, D7 y9 ?( k0 H( eMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*# S v9 g) } J9 |
** Set the serializers, Currently only one serializer is set as( f; O( Q: V/ k5 }
** transmitter and one serializer as receiver.
. p7 {, N+ y; L4 D6 ^*/
' f2 v# Y+ Q) m; k" @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);* j5 u7 v$ z% B& O. Y# ?, p
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*. f8 {* D- [9 m
** Configure the McASP pins 1 Q% v+ w1 a: a/ T; h; J# S
** Input - Frame Sync, Clock and Serializer Rx
8 }4 S* B' _; P9 O* O6 w** Output - Serializer Tx is connected to the input of the codec - m" ]* W& C5 D% s3 u
*/
' F- Z' h. A8 w# Q2 Z0 j) pMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);$ ~; O5 V- m0 R# r, l5 u. }
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));# Q9 K5 h4 |. E+ W2 k& P& L7 g
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. s+ u8 K8 Y0 e: e2 W8 k8 P| MCASP_PIN_ACLKX8 {8 Y) {! l. y1 y' o1 u
| MCASP_PIN_AHCLKX& P) g# ^( m1 Q" W
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
- A9 i$ U" w. i) X/ e, rMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ) z3 r3 q3 d5 V7 L* k; P
| MCASP_TX_CLKFAIL
, [* B7 R7 N3 N( [3 J| MCASP_TX_SYNCERROR) w1 e$ d' t7 Y3 e9 T3 X
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR * E+ v- x8 n# n' I4 w& u; Q
| MCASP_RX_CLKFAIL
# A+ b/ |% y( s# @! B1 ]# T% R( ?; r| MCASP_RX_SYNCERROR / e4 x* d; K u% Z! e
| MCASP_RX_OVERRUN);# |8 ^+ ?; N, k- M) @
} static void I2SDataTxRxActivate(void)
, ^ s: N/ ^' u1 j( }) N7 U{9 U8 p4 E D/ S
/* Start the clocks */
3 B+ w" D, C1 e! ]& a5 K; ^$ U- PMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 J% s" \2 B! n Z _McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
8 {# a$ b$ {% e5 J% Z% I1 X! CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 w+ q* l8 Y1 l. H vEDMA3_TRIG_MODE_EVENT);+ e6 i# ^% Y% X' {( C
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, / ?/ |. e7 [/ E# t7 o0 q/ x9 ?
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */7 H9 X: @% @0 {7 D! \) I( n
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);% C3 P t, E J
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */; c. b- w. v0 M
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
( m Z! ?! X- N2 ^( BMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);& ]$ k' p1 @8 d4 u
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 d( y: P$ @/ Z/ s0 m$ r}
2 C0 X8 |: a A3 x请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. * p- X# \, m. j }, V, i
|