MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; @. O% K# T0 i; }2 N, K! ~% uinput mcasp_ahclkx,
input mcasp_aclkx,
2 e  c: h* V$ h, M  finput axr0,

5 h+ \. ^$ w+ {& c% u$ n# koutput mcasp_afsr,
. f7 c( S5 M6 h, n* x% {output mcasp_ahclkr,
+ U& w4 H+ _. ~2 t0 @% B( R9 M! Koutput mcasp_aclkr,
output axr1,
' t+ B, U' w8 h1 F: j$ f

assign mcasp_afsr = mcasp_afsx;
  r" V7 ?$ {9 e/ ^" l5 w9 hassign mcasp_aclkr = mcasp_aclkx;
; H( d6 r. ^# b! ^/ o9 Zassign mcasp_ahclkr = mcasp_ahclkx;
- R4 K6 W, ?$ q6 R! \, lassign axr1 = axr0;

$ O/ |: t2 @$ y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 {9 y: ?5 j$ z

static void McASPI2SConfigure(void)
( y8 X4 @9 _6 ]* v{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 G; D- }% ~5 q. aMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ U0 k/ F1 D0 ]4 _. g& l2 gMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) R( }- O+ \4 \2 n  s8 ]% j- t' LMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 S! R  Y. Q6 cMCASP_RX_MODE_DMA);
* [' f8 g% O& HMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% ]8 e7 K7 N( N2 K3 BMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- ]6 i: t/ t( X$ s( TMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) u9 g5 }- H( d/ h9 x; Y# QMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
- F, F5 w8 i" H" a+ h  g2 FMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
5 b( Q; c, V* @: Z: hMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' ]& y- ^6 A/ z0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
% x1 E! I) ~! c! V
7 s: U- x$ k, w. t/* Enable synchronization of RX and TX sections */
, N7 p$ y1 O, F3 dMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
5 Q6 d8 ~8 v/ y# i" lMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
3 l. t9 o) S. \! P' r8 L" @+ k3 k3 sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
8 H7 Q$ C' i+ ?* ^' Q* G** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
& c% P; U1 R* Y9 P* b5 }8 l5 |- c*/
! U4 ]$ K( n2 }# U0 P) J" lMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) h4 W% K8 @, {! F0 HMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( ~" I; j) ^& [; `** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
; v  J9 D( \1 ^$ m8 JMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
2 b' g( s8 x% G$ C6 A2 j; z3 LMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
. l5 x" T, E& L: C; O| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
: w: J. i+ a! o, R8 k' r- GMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ ]- v  O$ H- v& J| MCASP_RX_CLKFAIL
- i& q2 ?- F8 D; M/ a9 w& W| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
$ w* O$ k6 }# a' _/ [{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' M5 l0 ~- e3 O. p8 jEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% z; D6 |- B  w3 j6 C- rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
2 J7 d9 g0 J  R) n0 KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
) D8 U; d$ M1 o, i3 [McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
  `/ R$ R- P. q, l+ Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
- q' E9 s- @+ x& OMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
" S: M2 ^. ~% i# [: s}

6 f& Y$ d" B- Q3 v, x( K0 b3 p

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

! }+ d1 w+ T6 ?& _