MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 A+ b4 Y8 U# u: E2 |* z. P6 n) rinput mcasp_ahclkx,
: I/ O- S; l* F' s) k! d, vinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
2 |  {% [" Q( T% x+ S/ i" h4 }+ ioutput mcasp_aclkr,
output axr1,
; ?; L0 |) V* \0 i' I+ M

assign mcasp_afsr = mcasp_afsx;
7 `5 s7 s; N' C3 k' q+ Tassign mcasp_aclkr = mcasp_aclkx;
& ^) Y% T( S) X3 K, c* l+ jassign mcasp_ahclkr = mcasp_ahclkx;
' h2 j# s9 G& U/ [- N. i' J) dassign axr1 = axr0;

) t: T' ]; S' U  F$ Y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

4 P5 a/ L' h% M/ y& G+ s+ P6 L

static void McASPI2SConfigure(void)
% a! L" {# Y, g5 K{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 A& J0 u' e. C1 W  fMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 N  O: C  }# d8 g/ S# ^7 F' j6 hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 X& J' B6 \2 b% O" @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
" o- p! u. {) k5 eMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
. v' n1 @  q$ g' u4 l) g$ u; q8 cMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. V# _/ |+ E7 b3 jMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 l. s% k9 a( g2 oMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
8 E" V! `7 ?+ d0 A% o2 JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# `7 D- P& R/ }7 mMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
9 W/ {4 k3 l* \" f' o0x00, 0xFF);
2 _$ ~% g9 M+ ]; i  k
: D* A% k" G, v0 T/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
' T! S; W* L6 O" A! M. M/ {McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
- G) p! [  _6 d: b! E0 |9 d*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
$ |0 a3 k( x! r) }3 \** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
3 {! C8 I9 M+ q8 t9 Q3 e- o** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) ^* G. v* N) E2 h1 _3 \" C, zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
5 F# _& {/ T) b: \McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. Q; b: G' g- S1 _8 x/ R: E| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
! S& K  o5 c- \5 Z. p4 h| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 Z3 d. o8 B5 O( t" U, F3 O3 j& || MCASP_TX_CLKFAIL
) |9 Y3 B; A; _: u% H) o| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
" h; V0 z1 r8 ^* q; W, e( [  q| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
. I7 j& q) d$ ^" k0 F{
3 G2 u- d" J: Q# O/* Start the clocks */
% ^9 a, g9 Q5 ~1 x$ s0 L4 fMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# r/ U1 P' v1 [/ s8 qEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 I* p( G% P+ t2 nMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

; g. C2 |7 A0 O6 ~9 i8 {

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

. t; ]0 K& X( Z