MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 j2 y$ N/ ]2 v* w* ?) P9 Y$ uinput mcasp_ahclkx,
( R! q) |, G) g# qinput mcasp_aclkx,
' L8 W5 n5 G8 {! X( finput axr0,

output mcasp_afsr,
6 W" A7 D" X* j9 h5 voutput mcasp_ahclkr,
# l' k  ^# C+ h* J: H% p  r8 `- Doutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
" O8 ~- ^0 t4 q+ aassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

7 T7 ~! o, T0 _! K* L( _( x) {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
, F" s0 o9 B& U) Z8 l+ x$ J& ^{
" t: x' n$ ~/ C  U' C7 p6 n9 tMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: {/ e6 d3 D7 d4 EMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 F( g8 y3 v2 K3 d+ {6 I* `0 [MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. o/ S% [' D7 ~, G; f) BMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
: H( `) H( j# i5 K- _McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" S& E, s8 C) \) }# @MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
9 B; i% |/ D! y% c0 P7 HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 d0 D% r) N) M0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 `% ?" J5 t. T  u6 h& e- M) {3 VMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
3 q* V6 G- A3 L  I0 ?- M
& j' ~/ [# a$ u3 h  M" V+ O2 n/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
- o' v- [) K. i5 C1 H) P2 MMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
( {7 i/ e7 L* W7 g** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
  J7 T* k$ |9 {*/
& U+ O8 U# B& j" \0 TMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
* `( i+ P6 P* m: L; E, @- ?McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) D5 E6 w+ v+ m4 P5 W  dMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- s) [$ I3 Z- s# F4 \McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
0 U0 M: o/ j9 ^( O3 ^, b0 r| MCASP_PIN_AHCLKX
7 t. E3 T. C# T( g# _. g| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
' h, \+ P: J! W# \McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 t+ e# A3 I) O; K3 ?7 ]| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
; c7 g5 W5 D" I| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 F7 T. I* y! p' r2 k}

static void I2SDataTxRxActivate(void)
9 ?0 G+ m# W: D6 q! S  G- V# _$ N{
1 p+ K/ |7 X6 x8 i4 I- x! W  D/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
4 {5 M" H* p- f. d6 Q4 YEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
( H/ M6 |7 y/ E5 W9 aEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
! q& V0 _/ n6 mMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
: a# V/ {# K: JMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& u( I+ x) L! M: KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

6 \; w3 t9 G, \  E

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.