MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
6 P/ x  i8 R& C9 L2 n# q7 sinput mcasp_aclkx,
" K! s& c' W' W6 @9 hinput axr0,

' I# @  w# d; Z) s- A0 R7 F9 Joutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
' F% F  j2 a7 O6 e, `. S* ]output axr1,
. Y1 x% Y0 N' G  u& p$ f

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

7 |# z* m9 u! q( y+ i/ G2 q4 n

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
/ E4 s$ C0 G) R5 Y7 v% [McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
* N2 |  E. Y1 f6 y. M+ @0 MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: P) X( k( R2 P7 ~! YMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! r8 _- k1 c, W3 ~MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 ]4 E1 x) U4 @+ X# y7 iMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ i) d5 M' o0 q( T% I9 xMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 i# R3 v# b, |7 k  S+ o4 J% S0 ]MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
% A' b+ j  y( D9 Z8 N4 Q' |9 [4 MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
& B$ O: h- s$ V# r3 v9 \* ZMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: C6 r9 N& V& l- Y, Q( yMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, i; ?4 |. J3 vMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
" ?" p5 E& S, N- r0 U1 {" {McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
( D8 H! B9 i/ }3 p9 l" `0x00, 0xFF);
$ p6 L9 ~% v8 {6 i+ A
9 F' x1 O) r+ i9 w/* Enable synchronization of RX and TX sections */
7 t, i3 ^" ^( w4 Y6 u5 n0 _McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 Q' K: ?+ P: j- QMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
  N$ T8 f8 R! `2 D, Q3 t$ Z** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
- S$ F) F! T3 `  a, LMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
+ [, f% Y4 q1 w- O& t** Output - Serializer Tx is connected to the input of the codec
*/
$ ~8 G5 S1 S" l' s% `4 o3 L- rMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) s: m: Q. l5 X3 e' ~| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
: \% U* m+ F( \' y# k6 m) b2 Z| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
1 k* D6 f$ u7 {% i' I) \, V- U: ]McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# C; v) U2 N8 b: s9 W( D| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
9 b% P! P- h" G" {# g| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
3 W0 \! W3 S! l$ s| MCASP_RX_CLKFAIL
: I8 i3 W# O- D| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
4 C9 c, I+ L1 i- l; _}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
, H/ s6 }5 h3 w5 nMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: T' G7 `2 H$ X# F+ jMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
) x& Y" B0 {# h9 b9 q: O1 {EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
6 ?9 q, @7 l5 O: K  e+ `EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; o8 P, d  |) h4 P. sMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 @  `& K& M& v) P: f- Y) n; Y9 kMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
1 S5 O; p# i1 I$ x0 q( `$ dwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% _* Z7 Y1 T0 i' a3 WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  u" D# c1 }$ `6 [  Z