MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
1 j1 d! F3 [* X; Z* Q* V9 r
output mcasp_afsr,
/ T9 k. q8 {, i5 f1 u6 s  _3 Zoutput mcasp_ahclkr,
output mcasp_aclkr,
2 P3 C. @: u3 y+ F) A8 m8 D6 uoutput axr1,

assign mcasp_afsr = mcasp_afsx;
" @& G8 @# {. k# L  y6 `* I0 z9 Vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
6 q) @1 G% I) c$ v+ massign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

9 h2 j7 t  l0 [4 n% o! r# P

static void McASPI2SConfigure(void)
{
4 }- T" R3 E- s' r% y, d0 E$ LMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 N( F' @; [/ w* _( MMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
! q2 N9 R3 P' e, KMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 U2 T% [" t" x3 L. mMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
9 w( }: M: E, A9 nMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 k' w9 N& f, T( R5 ]; WMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
" b( A6 }, s# W* O& nMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
2 l  E. L6 M" m7 z$ W" HMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
+ c$ O" P' E3 a1 |McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 g- F+ `- o' r% {) C4 mMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ k% q) l/ {7 R+ XMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# x8 H' ^3 [8 q( @+ `0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 M4 r5 L4 M4 MMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! p3 |! q$ B+ F& S; DMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
3 J1 n# v+ R8 l6 Y. i- W6 m! W) p** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
  G- }8 \9 g' J4 pMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
6 ~2 l. G- L% v: M0 ?% }" q** Configure the McASP pins
* h8 c- k9 ^7 D7 O, {** Input - Frame Sync, Clock and Serializer Rx
5 t/ y# a! D6 y8 G# z3 T** Output - Serializer Tx is connected to the input of the codec
# [# v- m& `- e" P6 n. Z7 V$ c& u4 c*/
5 C8 J- O: p  QMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
2 e/ `3 f' j1 k$ z7 b* Q! IMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
6 m* n/ ?0 w7 f3 K9 P| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
) l7 U7 r7 a/ X+ ]' y) hMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
/ {4 c" n4 i' W% |: `5 [| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: _! t; p1 z5 t2 P  O& o7 X| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 h1 O6 f2 d/ c  N0 ?| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
0 y4 l1 o1 F" k% _{
) I  h# p$ u6 U: M( S/ f/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
, v/ H2 `3 ?: C  \" ~0 z& sEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
6 ~! o4 [, u" s9 V* K/ h. U2 v  sEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& A' Q- x/ q% q  cMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.