MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
8 }% h! c. p- a4 f/ R/ Qinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
4 F5 O5 A6 A7 p) `. h: ^# ooutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

3 u; D  s; h2 g# Y. B! H7 _$ i

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

/ P/ W: t5 }- x# F$ \& ~: m/ e  q0 Y; V

static void McASPI2SConfigure(void)
{
/ Z( m8 [: w5 T$ F( IMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
( q; _, c8 @5 y# |5 h3 h4 I$ p6 a. Y" _McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: O6 W" C% Z5 r1 _& hMCASP_RX_MODE_DMA);
+ s6 H9 C1 D4 j7 A  bMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
) W' }7 n% S+ z) pMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
( U  T  h. x$ u- N# K# ~McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) @3 [6 Z+ P5 D  RMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 @7 p% }# u# K: yMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( n# x6 p4 J) N. G1 \. `8 IMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 [6 C3 A4 ]( x( K% _4 B2 ^: Q0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
$ ~; }7 x9 [% I% `McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- {2 M8 E  a7 N& I$ Q; _% ^McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
' y8 Y+ f4 v4 E. n3 ]** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
) Y: y' E( R. z4 v- t** Output - Serializer Tx is connected to the input of the codec
# b- T) k/ q3 t*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) Y) t5 X6 m0 S| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
% @8 K; U0 {- \9 B$ E# e| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 h' `; ?. \9 H  N7 h- E# ~) @& r: G| MCASP_TX_CLKFAIL
0 H* K& d3 p3 {' D0 \! || MCASP_TX_SYNCERROR
0 Q# F1 o2 s4 q9 n( R8 g: l' [| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
9 T7 |  Q0 y0 I, _2 O| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
  A) W; T& ~9 B* m| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
6 O3 Y7 d7 P5 ?1 D' ]8 w) v# ?! E/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: j: W* J* S% I: |9 X% }McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
/ _9 x9 Y# Q( v7 Y! ?* ZEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
. S+ l9 c2 z% d* t) Q; xEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
2 R6 ^  y, v, uMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
1 }8 t9 ~" L& \" t  V( l5 Cwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
4 E/ t6 D+ }5 r( Z2 GMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* h, u, H6 P5 k: BMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

( J) u7 `# H& P, h

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.