|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
* h/ [$ I7 G0 F4 Einput mcasp_ahclkx,- E- Z+ v$ @. r* o* j- e# X5 Q( Y
input mcasp_aclkx,
$ h# ^# q9 q5 p5 Finput axr0,3 ~8 L8 e0 P" \! O d/ e
$ O w7 Z9 k% R/ E- c: V& r5 p% ooutput mcasp_afsr,
! {- T/ m. a0 @# V" Soutput mcasp_ahclkr,4 M; [! A6 ~8 g( H
output mcasp_aclkr,
6 G3 M/ c( [2 |output axr1,
, l6 X2 b- E/ H assign mcasp_afsr = mcasp_afsx;5 \/ ^' D6 B3 o& G
assign mcasp_aclkr = mcasp_aclkx;
/ _( u5 `2 A( W" V6 t0 `assign mcasp_ahclkr = mcasp_ahclkx;
; C+ W; d/ e" U( Z/ _: x' lassign axr1 = axr0; ) `/ A' s, ` B; ~ O4 C4 V) d$ v
- b/ F# w& e* U3 o8 q4 _在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
' L" T+ j7 d2 Xstatic void McASPI2SConfigure(void)
- }9 m0 z$ [( O W4 k{/ Z4 I+ U. b, d( [+ [' k
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
' @ d, m5 }% M2 ?0 SMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */6 @3 O) p0 F2 l' @$ e; x7 Q" ~
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);( Z1 H; u/ F0 z, f9 M
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
0 @, i) M1 h4 Q: XMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- D9 F$ G- ~8 M) ^3 J9 ~
MCASP_RX_MODE_DMA);
- o E) f2 b% s% R6 ^) X% aMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 h/ x/ V, H1 K" Z# ^5 g5 m: o
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */. `% j, B4 H& k
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
* O. U, R9 n0 b; Q* S; ^MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);# N- V$ b$ j7 z
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 s7 c2 _# O5 uMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
8 }# f+ V6 u; d1 {' b- fMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
' O& G) z7 n+ b" g5 d5 G0 eMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
# y, }9 p. g; a: Y2 ^McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
2 q' w4 S% W6 [- N0x00, 0xFF); /* configure the clock for transmitter */
! Y' `. i& V+ c uMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);. T0 u9 n1 V. |( t% J! F7 y' ?2 |
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' O6 b) f/ _8 Z: `0 }McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,% u1 X6 @2 ~, [! c% ]
0x00, 0xFF);5 C% m# i O8 G
+ d9 e" x7 u8 K0 Y. L, K/* Enable synchronization of RX and TX sections */ 2 s/ l" c6 y% V
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
0 \7 i" ^$ w! S, o8 JMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);; f* ?7 e7 s) Y. [
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
5 T# ~* `. ]( f; c' k& L** Set the serializers, Currently only one serializer is set as
5 ^* ~. h' |& O& }** transmitter and one serializer as receiver. } X( r* G$ r+ S
*/
$ M& k) g) O/ G, @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);1 D9 A% j/ C( T" v) D8 S
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*2 [/ d- v) z/ P6 o5 t5 f
** Configure the McASP pins 3 X( d# }" p4 V# K: H
** Input - Frame Sync, Clock and Serializer Rx+ e7 c! g% p: g7 I2 Y9 v- Q# b
** Output - Serializer Tx is connected to the input of the codec
+ k3 `8 x1 Q n7 C% D% y* h*/$ [: q3 d- R: y6 |" \
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
9 G% L5 m! r& `. `. }McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));& Z6 m! t" }. P
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 U1 p) c% a+ `4 M1 M+ J| MCASP_PIN_ACLKX
8 n: o( w1 M6 a F, Y$ R9 t9 ^| MCASP_PIN_AHCLKX8 P8 n, v( a& K
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
' F4 w& n3 Z- e, r0 J, X% WMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ) U( G, q1 d4 f, s& G6 x7 [
| MCASP_TX_CLKFAIL
5 D6 f! t. L) O# J# F# M| MCASP_TX_SYNCERROR0 i/ \$ T) B8 b
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 f' L' |+ R# U9 p| MCASP_RX_CLKFAIL
" @2 S( l* K) z: H7 o/ Q| MCASP_RX_SYNCERROR
2 q7 B( ?" L: t- R* j7 F5 p) r0 D| MCASP_RX_OVERRUN);
" J/ e# ?- S4 y} static void I2SDataTxRxActivate(void)7 j6 w1 \# E$ ?5 _1 K: s4 d" C$ f
{) o: E5 v" x9 @6 H$ i- w
/* Start the clocks */
, S1 z5 y1 t. ~& f4 ^$ ~! w PMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 Q/ h) D8 X: F T
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
% @ K6 B% p5 aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,3 T1 z2 f3 a! s0 T ~
EDMA3_TRIG_MODE_EVENT);3 Z2 D$ R; Q5 G* o' g$ }
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ q) m8 @$ Z4 o; t% w7 JEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */+ w; x ~6 H8 Y. b
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; E/ ]) r) i+ C% \% T9 UMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */1 H, p6 ^ V. R1 Q1 S$ _! ~7 W
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */0 t0 e/ Z* j1 [* e c8 X/ M" H: I
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);. q! ]; b& `$ V) C' [
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);- s; f1 C3 S: D! d
} # q# I9 l' b4 h I1 `
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
4 a' v- C4 U0 G" b/ u# \ [ |