|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
1 ]( b: F9 Y4 n3 linput mcasp_ahclkx,
2 w8 v) E& x9 U4 J8 Dinput mcasp_aclkx," W+ J" m+ O+ }2 }
input axr0,+ Q. v7 W3 D$ v; [# r
, |) q1 O; A2 @& L
output mcasp_afsr,- L/ w$ K" J9 ^: A, G
output mcasp_ahclkr,
1 q1 W' U7 G. P: uoutput mcasp_aclkr, w2 q7 a1 J7 e5 g# ?
output axr1,4 t& N: R* W' x' {+ s# {; N
assign mcasp_afsr = mcasp_afsx;1 V2 Y+ S' z8 U
assign mcasp_aclkr = mcasp_aclkx;0 Y4 o9 h/ P* o4 k9 {
assign mcasp_ahclkr = mcasp_ahclkx;; r3 J1 u1 y6 \" I6 M1 r
assign axr1 = axr0; . x7 W/ q/ j( B9 }' Q5 _8 P0 b
. `% X# |! U5 [5 f# @$ i3 U
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 6 \$ j1 |# Q1 a s7 a7 G7 b
static void McASPI2SConfigure(void)& b- K9 j0 V- @9 B4 ?
{
# Z' c! A! V4 ^. VMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
, z3 a5 C6 E$ [7 J- h+ KMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */$ d* B. [6 w) ]3 g. t- r
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);6 i" h0 L; \2 w. d* W% Y
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */& d5 p) J, N/ \& q. |. W& D6 y M% n
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 r. r" c y6 H1 p* p
MCASP_RX_MODE_DMA);
5 a- \# c2 I1 fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& b; K: D) t- R- w
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 `; s1 o) G! k8 H8 C! T- f" LMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 0 M# N1 C! f9 w8 Y$ n, S
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE); W* [/ E5 p& z: U0 s
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% v0 l; U, B; PMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */. m# |5 n$ C! ~; v" T1 j
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 e+ y d/ x: V2 u; U3 ]* l2 cMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& {$ l# V" t* `McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,* U3 p: f1 B2 h
0x00, 0xFF); /* configure the clock for transmitter */3 ~# \* W; X) v5 W) v
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 ]! o: C' a0 E& q6 D% ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 5 Z1 s1 s* x2 |: l" n. |4 k
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ A2 M+ \* a; \5 r0x00, 0xFF);
( s+ X. U" _2 A- {8 G5 J, u* V% K$ w) c4 X) Z8 n
/* Enable synchronization of RX and TX sections */
! \$ }; g+ u3 s" k' A" O- C& `McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */8 v( e6 [4 H' o: y/ a3 i
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);/ t0 o, [: K- K' L
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /** k1 ^" _+ {& T6 H& F' P
** Set the serializers, Currently only one serializer is set as
$ t; a1 W5 Q1 r2 K, Q% J** transmitter and one serializer as receiver.$ D: s) M2 z0 h0 \1 C8 B6 {, i$ f
*/
5 s) Q1 v+ O( }; XMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* H' w1 F$ N2 R+ ^! b& |McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*' y$ `/ v, g+ K. g2 P% [+ b5 B
** Configure the McASP pins 7 w; H/ g" ?7 ?" A5 U* m' {
** Input - Frame Sync, Clock and Serializer Rx
5 b. s; ?/ B7 \$ w7 @# i: k' Z, Q** Output - Serializer Tx is connected to the input of the codec 7 [* d5 |- I _. W9 ]
*/
9 N8 ~: p# j" J# ^McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( M/ ?" B2 P; G, j' L kMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ e: n9 P1 W9 ^/ u LMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 k3 P, [. J3 }# L* S; _2 _| MCASP_PIN_ACLKX) C7 a. ~0 a7 v3 \! u
| MCASP_PIN_AHCLKX8 J. H7 p; K5 W3 K7 t! a
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
; {5 y, u* l: A0 _" F0 J8 `" P/ b" ^McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: Y4 j3 E) R& ]( o/ D% s0 p1 y4 N4 o| MCASP_TX_CLKFAIL - w: X* M8 @1 P+ h2 ?: I
| MCASP_TX_SYNCERROR% Z* M. J0 f1 j+ Z
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ; d8 t0 p3 {6 P5 N6 F
| MCASP_RX_CLKFAIL, D$ |6 Q- e- T
| MCASP_RX_SYNCERROR $ |: `. C6 ^! q
| MCASP_RX_OVERRUN);0 V3 r; K9 j" R& |
} static void I2SDataTxRxActivate(void)$ P3 T. v0 N7 p0 g0 ]: B
{6 }, I/ V3 B+ n% Q. r* X
/* Start the clocks */
( [2 ~) [& J7 |1 \6 a( LMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);/ x7 J. @! i, W+ u$ ~5 L( |4 B
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
, I" \' A+ |& a% `( KEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,3 T: t5 `# i7 Z* U- V5 \3 t0 k7 n
EDMA3_TRIG_MODE_EVENT);
$ O3 G- R& ?9 R; [! D$ K6 ^/ UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 o; M! [/ r; HEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
9 M$ h7 r6 J9 g- b% dMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);# G3 n( U$ `9 I& ~. P' L5 n
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */; k4 w7 R3 F. D4 C
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
0 r: O/ V( i& ^/ t/ g4 pMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ j! h5 z# w! F G) f- p N$ WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);# a" f# W/ B) Q8 L2 s- ?; a
}
. n: m3 D0 P+ F, }* J( C0 C请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
5 J5 K% V7 ~9 m8 V, p6 { |