MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) y" @6 Q+ K) }7 r& Y4 ~6 vinput mcasp_ahclkx,
4 @. q$ |0 h+ V, i6 X2 A, b: yinput mcasp_aclkx,
. ?) Q: a& v& L2 Q* I1 D1 Uinput axr0,
! `* H9 ]3 X5 C6 F
9 _3 k8 d4 q: k$ `0 aoutput mcasp_afsr,
: N! A0 A( ?% x) v! d$ c* \output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
* |. J0 T6 e* W

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

+ x4 a  ~9 c1 z" o( e( |

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

* c: ~. c, ~  m( U3 F- }& b6 m

static void McASPI2SConfigure(void)
5 H  x- T) X6 V( ^* }' W{
6 i. u# k$ Y2 }& L4 r1 M* MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ B9 [! v: v  X8 \- R8 BMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 ], m1 S7 d4 E+ N- Y$ u. BMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 ^6 T) R1 F4 l( f' m  t/ S9 tMCASP_RX_MODE_DMA);
4 F! I$ c7 T2 r( k1 w5 ?McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* s" p1 N/ P5 m; v" FMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 C! u8 C0 b- Q- }5 l; @+ EMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' z  |" {5 h4 K/ e' v9 o* GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ W5 ~: G' J! I( K$ PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
8 W7 ?( a$ H2 i2 ^McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

; ~- [/ V: u8 {2 k. \/* Enable synchronization of RX and TX sections */
0 ]6 h" N& {# D. |McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
( ]- u$ `+ I* r. r6 g4 cMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  O7 S6 q5 O6 c% q5 g  kMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 [; O4 L% T: H) P; C$ r** Set the serializers, Currently only one serializer is set as
0 k! h# Z/ d1 _; a/ i& \( M: t/ n! o; B** transmitter and one serializer as receiver.
: O- z4 A3 b0 r9 J! m*/
2 a" c1 \1 K- Z6 C* TMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, d: i; D" w5 G. N: ?McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  `- Z7 ]# a, O  @" R" G| MCASP_PIN_ACLKX
/ y% P/ I. z$ M| MCASP_PIN_AHCLKX
' W- ~, v0 Z  l5 Z% b| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
" X& C* z1 v7 ]) d& T| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, e8 G; D- `/ Q' @$ P% T* y| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
+ G! H/ Y4 k% _| MCASP_RX_OVERRUN);
0 m3 J( n$ ^3 j. u8 x! b8 {}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 F) n: g0 \: eMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 H1 A$ i2 `+ e. ]8 ]: ^EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
% B7 _8 A; n5 i. C/ a' U' k+ x) FMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

1 K$ {5 z" k. T! D6 K& p& k7 a8 e

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

" h  V: U- o% J1 c- A4 V" E