MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13564|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
& F  d* U$ H7 r2 h# @input mcasp_ahclkx,! \' I0 Q+ R; N' R7 A% X
input mcasp_aclkx,% ^4 \7 Y" i7 ]9 e# Q
input axr0,
1 A( ?& D3 r1 ^. n
' Q6 W, C# }5 Voutput mcasp_afsr,
3 }8 D* q" t- k. t4 n" G& ~output mcasp_ahclkr,
9 [* Y( _& Q9 I4 L+ goutput mcasp_aclkr,
1 |& b0 Q$ h0 Poutput axr1,
4 z( ~5 ]# H% `+ j# ~
assign mcasp_afsr = mcasp_afsx;( `8 p; o$ i* \4 @5 y8 r
assign mcasp_aclkr = mcasp_aclkx;
! V  q( j: _" Q+ @: Nassign mcasp_ahclkr = mcasp_ahclkx;
# i7 H9 }4 I4 T$ F  {) j* {7 vassign axr1 = axr0;
) a! B; f* E/ \7 s) [  c& v

3 L+ [) D& L/ z+ @
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
! U  M( O1 q0 y! Y5 l! d
static void McASPI2SConfigure(void)/ y) F" [+ v) H: E$ `) V( q6 V1 q' B0 \
{
- k% |4 E) e. T8 }; u$ ZMcASPRxReset(SOC_MCASP_0_CTRL_REGS);! {6 t" E0 u9 c7 ?' q3 A5 y) @
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */0 o. F9 i$ \+ j0 V+ d
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 ]; C0 F& q, B, y2 ]McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
; _# p) R, P; p# I& g, M) o2 _McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,( p2 ?* N# x4 T  f# @# W( g
MCASP_RX_MODE_DMA);' w# n9 o  i1 F2 `' p1 n
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 g! _; i6 t( z  d+ N) F9 V
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */: Q* m% E: H! O# {8 [% ^
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; H. Q5 C% i/ X; S7 u& b3 E: d; B8 BMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; v: R" a3 y5 \, K) M5 @McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ( i- l: s5 q0 o/ e5 X
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */9 \; Q" Y: S& \8 P' F" d- P- U
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# J$ L7 D' z. cMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
- ?4 q" B* b/ H/ o* U, ?9 }/ ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' s; D( g( H& |+ V4 F' I4 H0x00, 0xFF);
/* configure the clock for transmitter */
) v# S' O, o0 V/ r8 r5 qMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( t3 X# }) i8 x5 C% ?McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
. \1 {- g5 R! D7 g# N  rMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,& Z) n$ Y. @3 V5 W! F2 m4 c6 `) Q
0x00, 0xFF);3 C# f9 X' N9 t6 j: i# I. ~

8 J4 @9 I: X# [# q# H+ O5 c1 E* {  i/* Enable synchronization of RX and TX sections */ + \. s5 r9 n; a  x, m7 r6 C4 ]9 ^
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */: L0 A( T' C- e  M% m1 I
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);8 r, Q. r4 P$ |# S  I+ a
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*3 M; Q4 A3 O7 S* ~1 ?  i" p0 A
** Set the serializers, Currently only one serializer is set as( N- d6 M' b  v; K4 Y! C3 ~* e
** transmitter and one serializer as receiver.
! c  Y3 k1 M0 s*/' H) I! w1 ~, e! w0 X
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);, }6 Y; K3 o, Y6 b% f  l
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
& |. b6 D8 Q+ C' i2 K** Configure the McASP pins
& d$ F4 C  o. Y) @** Input - Frame Sync, Clock and Serializer Rx
- N" K8 D! c5 b. F  U4 `** Output - Serializer Tx is connected to the input of the codec
+ U$ ^. ~0 u# X8 a$ A*/
: O0 l9 b2 K% b4 AMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);2 T8 X  i5 b; h- r* J) u
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));& e! z4 _0 q; g# T9 y( R
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX3 R" X8 E3 |2 i8 K% Q
| MCASP_PIN_ACLKX
8 s0 k7 s+ k4 {) P! C. T| MCASP_PIN_AHCLKX
+ \( L" I6 i/ H! ~| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
: o4 S# k- `+ w: M0 m) I: eMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 f# m* _" u$ R+ d3 p4 o/ H| MCASP_TX_CLKFAIL
( ~- J* t' D7 M' |- L| MCASP_TX_SYNCERROR7 S' n% s# z& q
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 7 g: q6 {" X$ n5 s" U$ b1 e5 S+ i
| MCASP_RX_CLKFAIL8 Y% e8 b1 x3 g  B
| MCASP_RX_SYNCERROR 1 B% p& z& e1 j$ i0 z
| MCASP_RX_OVERRUN);
2 O: f4 e/ M7 q3 a}
static void I2SDataTxRxActivate(void)
( c. a7 `/ `3 D8 Z$ }{2 J' a/ L/ A. u( [% W
/* Start the clocks */2 y3 \2 s* W7 m; C0 @# c
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) u( v0 d" j: O6 u& T4 u
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
3 ~; H8 G% ]* g! Y! CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,0 b$ k0 z) \; D6 u
EDMA3_TRIG_MODE_EVENT);
# W7 [3 b. c$ v2 l- Y% T" U7 h2 @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
1 G7 t) e& @* k2 q2 jEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 a* y1 g/ E! |/ kMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);5 T  f: g7 |9 _9 g; K) j0 ]7 v
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
0 v: y6 V% q  X8 G6 `while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */! C6 Y( j. S+ r6 `  i- m: ?
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
6 j" l/ f8 r3 G) N, _McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ R; Y! V" y4 X; \/ X. _) V3 |# e}
) K6 ~: `1 A. e+ p; Z
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
6 F- k7 o# `: x0 h" H- {( f* F( d; W! `1 g
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2026-11-3 23:44 , Processed in 0.046186 second(s), 28 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表