MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
2 }5 m9 k, e2 S3 m  f1 E# kinput mcasp_aclkx,
/ f' R) m/ q, e$ u+ winput axr0,
5 f7 `0 `1 g) {+ }* b: `
* ]9 p- C1 V! J1 ]output mcasp_afsr,
+ s" T8 e( b! ?9 M) {output mcasp_ahclkr,
output mcasp_aclkr,
/ A6 Z0 i4 d6 k# Q. k. voutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
7 L$ n* V+ U/ `$ n7 T7 y; n. b" Cassign mcasp_ahclkr = mcasp_ahclkx;
; \# {6 F0 n. B& G0 Q/ ]4 kassign axr1 = axr0;

1 Q7 e6 r2 \! B6 j9 g3 }' T$ @
# H9 h" x/ T5 k7 b% t" f

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
6 P9 w  ?9 j" F; i/ [. \McASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 m! M" \3 O2 ~; `! I. O8 e% MMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 `) L  b  e  l9 U* e* U% OMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
# U8 d; }3 \( u/ p, g/ ]McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
- O' M0 g: {1 V" X( g2 NMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; h" C$ C+ M3 J' dMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
0 F+ U4 P6 v( ^0 F( [# r( ^MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ w* @# t: Y7 Q! }% VMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) e8 W) F: q4 M+ b: U  b0 u1 \McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
- @: F" Q+ x7 T  R! {+ XMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
# T* Q. [0 o, I$ Q+ A! JMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 m$ m" l& T& M' vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

; w+ l! f! j3 F- M( j% D$ l/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
0 A: l" x! e: |  \6 e4 tMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  r  C3 m  ]- B% ^; m& Y# l1 {McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
& w5 ^; Q! j% t$ s6 U; n** transmitter and one serializer as receiver.
- e3 ~8 e$ r8 C5 o& q6 E9 F*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
0 ^7 F" W4 C- R6 G0 f$ n** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
/ a/ K2 m/ U. A$ o9 \8 _( U' w** Output - Serializer Tx is connected to the input of the codec
: g4 f$ B' R) v9 |*/
$ `2 d! @+ Q# ^% xMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* m& f, P* s" c  P$ QMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( S$ ~7 A6 l3 P: V, W8 \: n| MCASP_PIN_ACLKX
+ C+ [, `2 R# [2 }& S- O' s| MCASP_PIN_AHCLKX
- N1 M# Y& M% W: G1 p4 w8 K| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 R& Z% _! r4 P; `& || MCASP_TX_CLKFAIL
, K' v3 v4 Z# \! O6 ?+ @7 K% R| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: z0 M" \" v1 ^; `| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
: A0 Y- u; s) b9 D4 X# l: M| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
$ p* a2 w9 e- n3 O3 k& `0 e" H; [/* Start the clocks */
5 J0 j) n" s* PMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 w1 ~! E$ N2 z% T6 k( h) QMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
0 B- p3 J1 \  q4 a6 FEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& m4 M  x4 z) L) UEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
0 ]5 |. A6 q, awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; y3 v/ D; B* c$ z" l+ p9 D$ J