MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
3 J' e5 v3 o/ h# y3 Y7 iinput mcasp_ahclkx,
9 `& t6 w% J# F1 A% rinput mcasp_aclkx,
6 J0 r! v2 M+ t2 U) \input axr0,
; t% D0 y0 L" Z) m* w
output mcasp_afsr,
& a# _4 k% t$ T& A2 x8 uoutput mcasp_ahclkr,
/ l2 N5 q  S) ^output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
. W6 O2 \* C9 F3 C; kassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
  P: v4 \! |0 {- ]assign axr1 = axr0;

+ Q7 M& m- B8 ]
* w# A; j% V: @; }8 j% ?

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 }) o- m/ j! h% D3 IMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' \2 j) o3 \# \* W% wMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 L- U" @( J5 Z# C8 hMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, v0 ~4 t' j7 V& Z6 M5 i. sMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 o8 W/ U5 V: M* H/ c2 `# bMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
7 r( W) Y4 a! }' H. S* m3 ZMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: r( p. M6 o) C2 R6 ~/ J9 SMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  u. E4 P' \* XMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, D" v( |2 A6 R' L( J9 I1 |. V( S0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
7 `  s4 W0 J$ g$ _9 I+ VMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. z: ^, a0 u! h) ?# y$ E/ S** Set the serializers, Currently only one serializer is set as
9 o" P4 W% h* ~. G6 ?# ]+ M** transmitter and one serializer as receiver.
0 J# ?0 r3 u& a7 {: i% p*/
% r6 a8 j* e4 P' J0 pMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
8 m6 V$ L4 g) b: E% P& T** Input - Frame Sync, Clock and Serializer Rx
0 e/ n; n, V3 \5 g$ Y- Y** Output - Serializer Tx is connected to the input of the codec
*/
7 S; r, I( J, }+ H. cMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! c' `; x6 I& z5 LMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) i& k/ f9 U2 p' F& G* p. E* AMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
, Y+ B, I4 P- J* \' Y! g* h, Y| MCASP_PIN_AHCLKX
* w( j4 U& @! K" b  Z| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
9 ]* F( Q* \: E| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 x, U; J- B! Q$ ^. i| MCASP_RX_CLKFAIL
9 H- }6 L% l$ ?; ^  I6 I| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
  b/ k! |) V; X' ^3 W2 |{
, z5 \8 A% u6 h/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
) M+ g" @0 C, q2 F) Z7 j5 QEDMA3_TRIG_MODE_EVENT);
: o! H* G( x: X- z, EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 {9 C2 U% W2 ~1 g* o9 X8 KEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  E: m. M4 c% g0 W  H( g! X$ s3 ~McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
' N7 P! v4 M" F9 K8 J% [1 [! Rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
# ]$ u/ V) X% k5 aMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ s: L+ u1 b! R}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.