MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13546|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,3 r5 z7 [& O9 O; f* B
input mcasp_ahclkx,! x3 I+ T6 Z, l; ~
input mcasp_aclkx,9 j. l: v4 M$ f9 r
input axr0,
) w+ l- W3 G0 F! C. w& s
  e, V3 O5 C! ?output mcasp_afsr,
# |$ C; m$ F# {+ [/ ~) e( Woutput mcasp_ahclkr,9 M3 v' X$ @, D+ @( V9 @
output mcasp_aclkr,
. o6 I7 _! j- y$ F" Ioutput axr1,
2 _0 h5 g4 a+ i" m4 s3 T0 H
assign mcasp_afsr = mcasp_afsx;
1 P8 t, q& V8 N9 massign mcasp_aclkr = mcasp_aclkx;
& o3 M% \/ e. W9 G0 n  I. x4 lassign mcasp_ahclkr = mcasp_ahclkx;
% Q2 V( l) w* @assign axr1 = axr0;
0 h$ q2 _) l$ E. c, h
5 h( x. o- w' p4 R" M
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
3 j" E0 m" |9 B& T1 S4 v6 c
static void McASPI2SConfigure(void)
) n# w; L8 \0 I* Z) S  U; g# w{
1 {: v. K9 |- g. C+ P+ ^McASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 H) a& m% W2 `, g5 y0 rMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */& f2 U' D" }. w
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  ~  G9 |# L" `1 pMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */( P- C8 j, `+ R; |% }
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% y, v" k0 d8 BMCASP_RX_MODE_DMA);! M# x" q5 M! H' d
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,( r1 A( x' @% Y8 k/ b* g
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */- p( V; o' h% ?8 t
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ( K5 I: ]6 X  v0 t7 a7 u
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);6 A& [) c( Z% C
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   I. b9 f% C( r" U$ ?
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
  L( T: {9 m3 v3 CMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);$ T% z/ a" C/ T* \1 z& {9 X+ M
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ; R$ Y' K8 h' F& Z
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,+ l3 Z* g& H( n: c
0x00, 0xFF);
/* configure the clock for transmitter */
- }5 R! o. l9 W; u% e# |0 @McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);( R: V$ y( @. k1 N
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 Z+ r* F8 W* E0 [% ]+ H* [McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,7 j: t# f. r4 c( A/ L
0x00, 0xFF);
# m9 P- t9 b+ U6 y. r3 e& n" ?) ^4 ]! p: H2 `) n  y6 I; j3 y6 H
/* Enable synchronization of RX and TX sections */ & {+ \6 b/ a, N" p/ I$ ~
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 q9 k' i* w7 \4 i. FMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 }* t1 h0 @9 bMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
3 p- p+ Y  ~' ^8 Y' q# L9 {9 n** Set the serializers, Currently only one serializer is set as
, S* i1 t; F# Z+ O* k/ s** transmitter and one serializer as receiver.
' Z7 `" x6 N# h( J, K*/4 _( A, s4 |- o
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 W' R* l9 ^7 d' M: V2 Q: u3 N0 lMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
9 O' `- g5 @/ d! H** Configure the McASP pins
* V. X: D+ w% R/ k  H. E; X+ Z# G** Input - Frame Sync, Clock and Serializer Rx
% m& Q/ L2 W0 m3 x** Output - Serializer Tx is connected to the input of the codec ! N! Y2 {+ Y) n  [0 b% v
*/
5 g' U" i* [, _8 F* o7 rMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
# u  A* k7 j+ j6 m0 yMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));: o- N" A; `" ?# o+ M( o" m. T
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 \5 b& M$ T- r# T1 || MCASP_PIN_ACLKX$ T$ @& D2 k0 L7 Y2 D" c
| MCASP_PIN_AHCLKX/ x9 G3 U2 z+ D  A/ _& p
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
, C1 A% h: `4 e; }, k# e4 |McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 7 Q: `. m$ j' m. K  F: W, E2 B6 U
| MCASP_TX_CLKFAIL ! o( d! l6 D, L
| MCASP_TX_SYNCERROR
% Q9 h$ \  t, K| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 9 e( N6 {2 z' W9 t- [) x! @
| MCASP_RX_CLKFAIL& N" |. ^) p" l, o+ u, D8 m4 G
| MCASP_RX_SYNCERROR 0 `5 _5 m" L# x% u
| MCASP_RX_OVERRUN);
& A$ z# Y/ u( `" l( [9 u}
static void I2SDataTxRxActivate(void)
. n. z8 y0 D7 z9 c{, [; g2 p( m* u; S$ m
/* Start the clocks */+ M+ C/ u3 J0 e+ k% U& D
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
# _" J# v1 J7 ^! rMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */6 V, H2 R! W/ J# G4 C
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; }  ~8 n8 G) i( r3 }) z: z4 uEDMA3_TRIG_MODE_EVENT);( @$ ?/ S; Z# z
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, , d% L4 }8 E( y
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */7 u6 r0 C: u+ O: h8 a5 X2 Y" h  N
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 K+ j. ^8 T2 x6 V+ x  h/ b- d6 Y- [McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
: S& Z$ j" x. z- f' Jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */" {, C. j  @. _
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);- x+ R1 t" x5 v) P( G  o1 v
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);0 Z9 @4 C; [' _. z2 d& ~
}

5 Q  X6 z0 ^8 m0 w, ~5 u: a
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: d' W8 z' ^/ m. X$ Z! F
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2026-10-31 23:07 , Processed in 0.042903 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表