MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
, i0 h6 F, @8 T; Uinput mcasp_ahclkx,
1 y6 W) A% a! H4 g6 }input mcasp_aclkx,
input axr0,

" C- W% H" K" Q% eoutput mcasp_afsr,
0 a, ]7 `# M) o7 Ioutput mcasp_ahclkr,
  g* W, r% q& g4 `4 m% Noutput mcasp_aclkr,
1 k5 p* _. R6 u" _- d8 Boutput axr1,
/ W1 R  n8 {, j6 }

assign mcasp_afsr = mcasp_afsx;
0 P6 ~9 L' w& S5 V6 M# Qassign mcasp_aclkr = mcasp_aclkx;
8 F& I! q& Z' a8 u+ |assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

3 B( N8 T$ v) L$ P& G7 a* A. o
& L' y8 I6 [7 F9 f" r. F7 i9 D

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
, @  v# G' n5 ?9 V% }: s{
  p: H5 {. I: u4 q* cMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 Q( o# r2 B. t* J, K0 ]7 SMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
- {* h# G! f& k6 B( S8 IMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
( E0 Z9 S0 |0 l7 A& ^/ XMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. `( X9 r8 B- J) q8 J8 G7 NMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) ]* i* Z* P6 s& x' o2 a/ P0 ZMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
. y$ v4 Z' b, m( e3 l1 ~5 z; d0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, H4 P" E0 Q- jMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
7 e/ c* ?! \9 KMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. T' R: N9 c; h8 O  Z) ~0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
8 D0 s. y9 C0 l8 W$ hMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
3 [: `, p* Y# {** Set the serializers, Currently only one serializer is set as
" x5 I( H" F  O5 O- O** transmitter and one serializer as receiver.
9 k: G/ @5 V$ l/ i*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 B- U$ X3 z4 N2 dMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
8 I4 V" ]; L: Z# l5 c| MCASP_PIN_ACLKX
- P9 Q  I( k) G$ I- W8 J; P6 S| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
7 t- X" L7 {5 Y& Y" R1 x6 GMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
$ G  a$ |' U- \  V# p/ h| MCASP_TX_SYNCERROR
0 _) U3 B1 C: [( j$ c; ^| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
. \! X4 f) g  A% p$ V; K" Z5 V* P| MCASP_RX_SYNCERROR
7 @5 P5 f( w; }4 s| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/ f- ~3 ^% Z. f. @6 c2 c+ ?/* Start the clocks */
- `% J" i; M9 B1 mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
, a& R( c, P: P% ]2 t# d" e# `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% O7 y' T  d- b* Y( \. o4 N- T5 YEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
& u7 P. z0 }; N1 Awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.