MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12463|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
( I0 B6 O- M: uinput mcasp_ahclkx,
5 F0 L4 [  r* `input mcasp_aclkx,
  }3 e* |' n7 ]4 @+ jinput axr0,! V  p9 U8 O0 ~

6 Z4 a; ^* B' O( x" ]( f# \output mcasp_afsr,7 d  J+ t; c9 v! a. W4 Z
output mcasp_ahclkr,! [9 F' p. \" o) [) U# u
output mcasp_aclkr,
# ]$ L0 O( U: k. l  w8 Coutput axr1,; x; e7 ?) p1 E# i
assign mcasp_afsr = mcasp_afsx;
# H9 X: V7 X8 k) |8 |) ^5 J" lassign mcasp_aclkr = mcasp_aclkx;: j5 d3 ]- D; r+ t+ O
assign mcasp_ahclkr = mcasp_ahclkx;" P, X" W- o! i5 {, m, @
assign axr1 = axr0;
/ ?9 _( @3 u7 s& m
" F) g4 V6 V( Z! P$ f6 K
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
& S" J/ g+ I$ K3 \3 w7 @
static void McASPI2SConfigure(void)$ ?. n9 c$ D6 l/ f* g
{5 N# r3 V5 {- G1 H# S4 z+ o# s* @
McASPRxReset(SOC_MCASP_0_CTRL_REGS);; M3 E, K  V6 r) z' Q$ O
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */2 L" f; l' L. v9 f, E
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);  ?; d" ~2 {7 K8 X2 K0 V
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */. Z; ~! @# l* ?( r+ a
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 j7 f5 A5 D- Y7 y' F' i# K+ [MCASP_RX_MODE_DMA);+ @; P# @1 F  w5 ?, T6 ^# O, I- }
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ O$ k$ p, w9 Q1 H
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */; _* v$ Z% ~  w" Q1 F
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 R% X8 H( N2 N0 nMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, y( E. x/ _% I* i% C) GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; I6 L" O' ]" `7 {: L2 qMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */0 |/ Y% q% Y! U: P5 {
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
6 h& k/ v% a5 {2 bMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) h$ f, s5 P( Y6 r4 I/ n1 YMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; z- u7 x% x* M! ^0x00, 0xFF);
/* configure the clock for transmitter */
; C, E% N, D8 LMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
" d' i+ ?8 H: z  x, _4 ~0 VMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 4 ]! k8 Q2 m/ o) K
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,4 r4 `- S/ K% U, w/ M, ^
0x00, 0xFF);
7 |, q) B3 x4 J4 j7 {/ L# _& u  p6 j" K8 O
/* Enable synchronization of RX and TX sections */
' k. |1 a! S/ R: _+ _* y4 [McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */9 X* Z/ L6 [' r" l  L( m  B8 H
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! ]2 B8 |0 ?" \( |6 d' r
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*/ b7 v" h$ i" U. D$ I  P7 ~
** Set the serializers, Currently only one serializer is set as
) I- a/ m% M( N. c3 Z** transmitter and one serializer as receiver.
. _8 c7 g- X7 z7 T' y, b5 F*/
/ z( v1 S) J, t1 o; hMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);; p- K- {# O* J9 B* `
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*5 e4 l  U6 ^' `1 `4 {4 U
** Configure the McASP pins ) j( l/ @+ k1 k5 Z* x; D3 B
** Input - Frame Sync, Clock and Serializer Rx. l. Y7 u+ z* k  R8 w
** Output - Serializer Tx is connected to the input of the codec
' H2 z1 P5 |' Q* l5 f*/
9 P2 a& m, n* i* R- rMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);* B+ Z$ K! `4 @1 t
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));  m+ |3 D2 X/ }! k
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) M, `0 s$ l" j; W| MCASP_PIN_ACLKX! y1 V& Z. t; V" K. Q2 G
| MCASP_PIN_AHCLKX2 ]+ m: ?& d: j" i( ~* X" H% r
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */  j0 o; E! b2 i( C! }. r
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* M* B9 Y; s6 Z: W$ k| MCASP_TX_CLKFAIL
9 X7 x1 I! p2 u- X+ p| MCASP_TX_SYNCERROR5 G1 J: s& ]& o1 H& N" B
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 4 D& k: X# V# H$ P
| MCASP_RX_CLKFAIL: N: ^+ \' _1 ~
| MCASP_RX_SYNCERROR 2 H* Z8 _& L4 p
| MCASP_RX_OVERRUN);7 P5 |, ~9 t: J" \
}
static void I2SDataTxRxActivate(void)
# p. u. {( T* t; Z{
  X" U$ T2 Q1 U/* Start the clocks */
- W2 h( K9 y  n0 e+ j3 z3 zMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
4 A5 V; }0 N/ I$ {/ `$ d& h3 bMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
0 w$ v0 m9 x- K; h7 @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,7 N0 V1 x: [5 Y1 t- X) \! X
EDMA3_TRIG_MODE_EVENT);
+ y6 A" V- I$ x5 R5 HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 7 \9 N( e! X, A# k% t0 Z8 j% C& S
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
& W% I3 k$ @( ~McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);$ y+ b5 E" Z4 v. F  |3 \- S" O
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 c! R. E7 ?' x/ iwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */9 \- Q- @0 V; X; f5 m! I6 I. Z
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);# |/ X4 M% K/ m* S, R
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
8 o! k! N4 O* {8 A& m& s}

3 @1 W0 X$ F2 `2 a, D7 m! @9 P) P5 l
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) s' l1 B" \. @" x3 d
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-4-13 15:57 , Processed in 0.039926 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表