MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
3 w% ]$ [3 {( N. i/ i: \input mcasp_ahclkx,
% `4 b6 w$ b  P7 iinput mcasp_aclkx,
- v$ e4 H- I% jinput axr0,
8 o% |9 {( C  p9 g: M) m$ s" C# k( r
output mcasp_afsr,
output mcasp_ahclkr,
- h1 r" `/ [; K% c+ eoutput mcasp_aclkr,
4 z5 w1 _  G( Soutput axr1,

assign mcasp_afsr = mcasp_afsx;
" v, S# \4 N8 k- h. E4 Yassign mcasp_aclkr = mcasp_aclkx;
- c! A; ?$ o! q+ D  @* ]9 t; B- Qassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& F" v' c2 j2 P" j1 A) X

static void McASPI2SConfigure(void)
* j& S6 f) f$ ~$ q; v. V( S% |0 k{
: s& h# _  B6 P8 l/ KMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! v2 a" C3 k  _/ m) e2 ?: V# |. LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
1 {5 c, }& j8 SMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* t. B; r) _' G" g! D3 W/ ?MCASP_RX_MODE_DMA);
0 o% M. T* ^$ ZMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 _5 C4 A4 \2 f6 F- {: p( K1 oMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# D& O. B; Y3 Z! o) a" tMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ J" M: X9 L- E8 A& ^+ oMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 l' W3 F# W8 w; A' K( t$ G: KMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: G+ u/ P6 k% q5 i5 yMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( _* M* ]! E! G; f. OMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& d/ ~1 P0 G4 O* j! m0x00, 0xFF);

/* configure the clock for transmitter */
/ F# ~! y: `3 B( Y+ z  `  o& |McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: I# |, n. f9 dMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ ?  t- c, w) ?McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- _4 }- Z& U1 P. K/ o4 Y, c1 [0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 Z0 N! V/ G6 i# {" A. _$ Y4 ~** Set the serializers, Currently only one serializer is set as
: l# ?/ f1 e/ U** transmitter and one serializer as receiver.
*/
& I( \/ _' \3 Q1 K: WMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( A2 N% U' }3 R3 c, kMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
2 l8 h, D: F: b+ v6 R** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
; q/ G/ X* _/ _% [| MCASP_PIN_AHCLKX
5 t4 d! a4 D. Y| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 a) h6 I5 }$ ]: I| MCASP_TX_CLKFAIL
) ^2 B; }# X2 L| MCASP_TX_SYNCERROR
4 A& Q$ f0 O$ j% b) {) i| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( k) t2 V. ^2 H3 o0 J# M& g# f| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
" d! T' B3 I1 \8 p, Q| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 ]1 L1 u( ~, R8 F% P( mMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
4 L- M- b2 g0 }. e! VEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# [& |3 p: @7 W& QMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.