MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
% I/ x& }- g  Q( ]* A+ d9 @# Cinput mcasp_ahclkx,
, S, h0 `  j) v) Q- A" A6 Rinput mcasp_aclkx,
input axr0,

; w- D7 @7 a" H! ^* D+ H+ Soutput mcasp_afsr,
output mcasp_ahclkr,
7 P5 {2 z* E+ J- d# f: p2 noutput mcasp_aclkr,
output axr1,
% X$ U' z2 v9 k& x" w5 `9 l1 S0 u* w

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
, ^) r" C" ~* n+ g9 Jassign mcasp_ahclkr = mcasp_ahclkx;
! h. u- f( u' z: x7 n( W; r1 @assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
3 S7 c5 `# l8 r' V% D{
2 r5 a: Z6 k3 [9 [McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
# [/ Y0 ?5 K: }1 S6 |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
& M# h0 L5 F4 f  OMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# A9 ]9 `" @8 MMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ w! u; m+ U6 U" BMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; U3 r8 h+ J& T0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ `8 K, A  P2 O8 J* L& ?McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 [; I4 d0 B. O" W  {" r1 @6 D0x00, 0xFF);
9 [9 d& A2 ^4 g+ _* ^
/* Enable synchronization of RX and TX sections */
& Q, g0 b% J. [! Z) lMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. b  H5 f7 Y  g+ f+ S% e" d, X( ]McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# u$ N0 I9 H; zMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
1 _5 h1 [  l1 X, D; j3 n" \*/
7 p4 @' h) B9 [$ Z9 |$ n& i" q) f# FMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
+ |2 [# ?9 ^5 e: N9 T( a4 S1 G** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
  p% i5 h) ^! ?9 L, P*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
+ g/ ?9 Y2 p6 M- z3 c  m| MCASP_PIN_AHCLKX
' h1 W5 m1 U7 C| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
; P* H" d" s4 W  I8 J: d  [. }McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ ]. E7 ]; r7 n* E" L| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
0 E0 x) K, d( S: \  i4 N| MCASP_RX_SYNCERROR
, t1 t0 W0 _/ V, X| MCASP_RX_OVERRUN);
9 r% w$ v9 X& G}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
; p$ u2 E: s9 d8 v% R* p1 EMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
' C8 Z' X- g; }" tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
8 k6 S1 J! }# yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 I' ?# f$ ~5 [' e/ c5 T3 S/ ^8 vwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 o' k+ f( j, d/ ]4 E7 iMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( o0 K) ^' d% G! P7 L7 [$ oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# O  S/ |, H$ g9 L9 \0 i  l}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.