MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 z: E2 u' P8 O  L, W/ ninput mcasp_ahclkx,
input mcasp_aclkx,
- x* x, v2 V& L6 F0 n4 v# uinput axr0,

, \, @" t- R$ t, z. m# routput mcasp_afsr,
output mcasp_ahclkr,
5 Z- P* [1 Q9 Q, S) Soutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
2 y% ?! s! [* B% V! Zassign mcasp_aclkr = mcasp_aclkx;
" U5 d/ n) J* ~; h: c+ b2 ]3 z+ lassign mcasp_ahclkr = mcasp_ahclkx;
+ w/ c9 s; @& p. y; n$ A7 zassign axr1 = axr0;

' s: c2 Q! v: W. T

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

" ?" {5 z7 z: y* {4 ]# ?

static void McASPI2SConfigure(void)
* Q2 Q3 Y3 @; j  ~{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 z: I2 k  T0 L" NMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
7 |# \* N( ~; B6 y# D: \1 eMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ }6 p  N; b, m4 x/ O1 RMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 V; o7 o) `  D" v, j  Y9 t' WMCASP_RX_MODE_DMA);
" u7 r! r7 K7 V" a" IMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 u) t% ]8 T1 U4 z$ tMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( ?4 H, e7 B2 |% w" M. zMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
- W6 i% G& x* X, K3 f0x00, 0xFF);

/* configure the clock for transmitter */
- G$ e& E" O6 H& g' eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 a+ k) t  K/ f  k1 G3 ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 ?+ l/ G$ ~2 v4 GMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

& V# t8 Z& A) y% P/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
9 v' f. D' J" b0 h8 W: cMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
. u( f0 V" j0 e' K*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ N/ L8 n2 h* L- i6 xMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
! e' h. Y/ V' x& c. t** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
; p1 X; \. C$ P*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ O0 [) z. O/ S, E( {5 EMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
( L& b* }& B! q* wMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
! [9 J6 O0 S* v# E| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% z9 B- [% m1 ~6 ^| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
4 J) J% H8 v0 s3 P! }/ d| MCASP_RX_SYNCERROR
4 V  O/ l$ i, {& d, D| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
& T) J( S5 ^+ W! t* v2 J* k{
$ n: w: K8 M/ o/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ P! ~( B; X$ e1 m1 mEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
2 V. ^( n% H6 w' w* J* gMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
! j  c+ R$ H. s; mwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
' n9 g7 _9 j' d5 i. b: K/ KMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) O( w' x+ \8 D. G2 }7 A. d0 Q# qMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

9 _$ u. P% R# h3 z5 V; R0 F: [9 ~

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.