MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13293|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
; H* B5 r$ F: Rinput mcasp_ahclkx,8 p4 c* Q1 G3 h( t: M: k
input mcasp_aclkx,# l! y/ W( j" ~! E* q6 u; A5 _: ]
input axr0,! i4 S6 O; v4 |$ {
0 o1 Z* H+ s6 E
output mcasp_afsr,
8 L7 G- G1 m0 \9 S' q0 L3 U- O+ Routput mcasp_ahclkr,
1 f: x; e4 L: v& t4 \output mcasp_aclkr,
/ Z- {( {) u3 S. m! m: D% a6 Noutput axr1," o  D; T9 U( Z, i& Z$ l
assign mcasp_afsr = mcasp_afsx;
/ G5 s) @3 X9 `& [assign mcasp_aclkr = mcasp_aclkx;$ r0 L0 y" w/ }/ w3 T
assign mcasp_ahclkr = mcasp_ahclkx;  T7 L: E% p7 p: z
assign axr1 = axr0;
5 p' r2 x  B$ [9 T& @6 d

5 j0 R* f8 {$ A9 `# o. \$ W4 O
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
' l9 Q) B$ [  H4 |' X3 k
static void McASPI2SConfigure(void)/ G2 \) N' X, ^8 f( T* M) Z
{
% B. f' o/ v6 s+ }/ E8 u: DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 }0 @' o4 _/ }McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */2 v( A& t6 b- d& q
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ S" z* p& }  z0 o' JMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */: B, i+ b' J; s
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  [) y/ w3 n9 v! ^8 vMCASP_RX_MODE_DMA);
# s& U7 v& A' g3 KMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 x: f+ ]* z$ J: V, m7 L
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
) q6 X+ ^0 c+ u: JMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ; E, \7 M  b# `  B( |9 a
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: `9 i: ^3 J. v; {+ S# a
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ _3 V1 J( R0 u' l, q4 P; pMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
1 K6 j$ e+ s3 g' A( p2 VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);2 X$ b4 w. O$ W! X2 J+ O
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 K- j$ W; \/ o! F8 e& DMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,9 m8 d1 U! H. h, [7 Z) r! e  c- Z
0x00, 0xFF);
/* configure the clock for transmitter */4 O) o9 D$ D% W+ c
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 O4 q2 U: k/ o
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 8 t( ?! G% Y) `! a
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
+ D0 m; S& p- w0x00, 0xFF);
# D# d! ?. Q1 a  S; r
7 D$ I' ?# ~5 e: Q6 K& \/* Enable synchronization of RX and TX sections */
' b* Z4 ~' s7 {, P- l: |McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
  K2 d7 |/ J+ K1 TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);6 p5 P  Q, n4 L* _( U8 L
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
! H) r9 M. P" }3 ?; m7 ~** Set the serializers, Currently only one serializer is set as$ `$ |: L- q1 ?% K! U
** transmitter and one serializer as receiver.
' A! u( g! S+ I7 @, @' c' U* B, u*/# ?) Q4 J' l6 `- j
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);7 F# w# ~& z3 V/ l* R" g* Y4 ^
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
% a6 i% Z( p- O$ n' I5 c** Configure the McASP pins
; P+ S! V1 v+ X/ R( Y) ]2 w** Input - Frame Sync, Clock and Serializer Rx
/ D. L4 d6 l5 G% w) S# |/ ^9 R' ~9 V** Output - Serializer Tx is connected to the input of the codec
8 U6 _+ ?. s9 b: a5 ^& q, [*/
1 F8 r0 F0 w& N/ hMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
- g9 N% y6 f5 K/ s# l) f- K( eMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));8 G1 [( Q& K' u3 X
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX! y2 C% K4 _* n  F
| MCASP_PIN_ACLKX, i( w% d8 X8 s& N
| MCASP_PIN_AHCLKX
1 ?  W' s. M+ v| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */9 y: D4 z2 I# I" A, S) l
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 6 u# U- Y) u8 ?. Q, S+ L" r' `
| MCASP_TX_CLKFAIL - b9 b' m  A- x
| MCASP_TX_SYNCERROR, p+ o- l3 A: }4 s& o, l
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ( M2 p  C8 j) P; ^
| MCASP_RX_CLKFAIL
3 I: P; h" g! d5 T3 y) G( Y| MCASP_RX_SYNCERROR $ u6 ^: L7 J0 W9 o
| MCASP_RX_OVERRUN);
4 k; \. [; i7 }, R}
static void I2SDataTxRxActivate(void)
  d' _0 h& B- j5 K; o: e0 X{6 `& q; v$ d# D& b, E: b& }; U
/* Start the clocks */
; r7 S: Y! ?. B: p( `; u1 JMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);- ]. m- {9 [& C1 |6 s; [0 r
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */- v! x* r$ D" {6 a7 d4 F
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# n1 s( s' B. ?EDMA3_TRIG_MODE_EVENT);: h  N6 W' K( @3 O) V/ v, P
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ P+ X8 _" k2 x8 F6 U9 CEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 W- u( S& E# iMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);! Z# R8 y4 }" e$ u+ z
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
) Z& x- B1 J  _2 t/ x, s5 ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
2 l: S- ^3 X; M; k4 Y* bMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);6 i! ?( W; S$ X+ N5 ~: `
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);6 m- H3 f3 R  ]7 }$ {+ O
}
- d- G9 X( }$ @; \
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
5 x. x* a3 Z. s4 ^7 ?& g6 p( c
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2026-9-27 08:56 , Processed in 0.042589 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表