MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13015|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,7 I8 Z% h; L# t( c/ D
input mcasp_ahclkx,: \5 X4 X1 M: s$ P5 H9 u
input mcasp_aclkx,% {" h& `4 z7 Y1 G( j5 e% M& |
input axr0,* f% r' M! q' |5 m- ^$ ]/ z, o
1 i4 }* @5 k2 C1 A( Q3 s
output mcasp_afsr,
' S, g1 o/ Y6 ^& foutput mcasp_ahclkr,9 e4 X/ q8 D* n9 G' i$ G2 H
output mcasp_aclkr,) [: F4 s! l% G
output axr1,- [" c& ~9 }6 z
assign mcasp_afsr = mcasp_afsx;
) P2 j) h- C9 f) _% V3 Massign mcasp_aclkr = mcasp_aclkx;
% |. S% Y2 J  I' Eassign mcasp_ahclkr = mcasp_ahclkx;
/ @$ d; s" Y- N3 T# kassign axr1 = axr0;

' R- f% V) J3 @0 W! e' ^) g5 e
; w" k( i8 @+ A0 Z1 N4 ^
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

3 }0 n7 Y; s( d, y) U! ]3 W
static void McASPI2SConfigure(void)
- i8 c3 a  \5 l{% _+ ~5 c0 l7 X! `3 A4 v- F2 N
McASPRxReset(SOC_MCASP_0_CTRL_REGS);/ x: n# _/ d: a' Y0 q& N. X2 {
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */6 I* U$ l7 `6 X) k
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
* v$ ^5 i7 u% \- H5 ^8 H; HMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
1 H& L* I0 {- u5 ]+ y2 V8 qMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! I/ F# Q# \; b  z, iMCASP_RX_MODE_DMA);+ @8 ^* d' X- J+ L0 i, \1 j
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: Q# f+ _  b, Z- H  A
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 C2 f& o/ a1 F1 r5 TMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,   q: [- X; T$ U/ C3 O
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
# }5 V% w0 C) [  H1 Y$ PMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
! o0 M) q2 n7 V; e" ^" TMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
( j+ J2 X, k! w+ U0 H" tMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) k1 H4 z& J+ g% X$ oMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 7 o- F" p3 |' |* t6 W
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,3 A6 S) F. f- j( c
0x00, 0xFF);
/* configure the clock for transmitter */
. }2 i; s( J* P; D1 mMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ y; D& Z& h$ a. W4 nMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 3 r7 B. i$ y+ ~) S* F; |
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32," d7 a% O6 P' Z& Y  W
0x00, 0xFF);3 |. s1 S- l! V4 V

1 p2 y. q4 \* N) Z- C/* Enable synchronization of RX and TX sections */ # M$ S( ~) m9 f
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ `0 |5 X' j. K3 C3 }: QMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 Z8 C( ~" M, s0 D5 rMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
/ Q  v5 p2 ^9 ~, `** Set the serializers, Currently only one serializer is set as4 A9 f5 t5 E+ f+ ^# c
** transmitter and one serializer as receiver.2 a" b% k' `$ g
*/6 A# H( d( g0 k, \
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& r, ~* t3 E) P' |McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*6 h9 ]$ ^8 [) W1 V$ g
** Configure the McASP pins $ `  d  K' m* [) z
** Input - Frame Sync, Clock and Serializer Rx4 S0 Z. T: B) j1 P# @% A' {
** Output - Serializer Tx is connected to the input of the codec
7 Y8 s/ q1 c7 I" e! f*/
# `. C9 j# W* \+ d$ J9 S9 PMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);; l! n$ Q  \0 q& \/ v
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 c: F- z4 l' p; X$ e
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX2 W3 e$ l$ x- y) ]- L8 r
| MCASP_PIN_ACLKX
8 Y* t( h1 ], S6 _% G2 k, Z/ h| MCASP_PIN_AHCLKX5 o# ?2 V9 }! d, k+ Z1 T7 ]
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
% i5 D! N, B, w2 y5 d; dMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
) T- r0 U! w. J, f: Q| MCASP_TX_CLKFAIL
3 R1 t$ @# ~* N& Y. f, V, B. d| MCASP_TX_SYNCERROR# c8 B$ S# H: [: ?. s4 i2 j* C. H
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ F9 V  E5 H' y7 i( y| MCASP_RX_CLKFAIL6 E( r. ^3 M6 p
| MCASP_RX_SYNCERROR ( B# D5 c" L* z
| MCASP_RX_OVERRUN);
" I# d0 N3 L: M}
static void I2SDataTxRxActivate(void)2 T$ l8 s' ~3 _7 g( t
{* u: I, b. X  G  x5 f: K* K, o
/* Start the clocks */# ^" ~) H1 j$ c7 N  d/ h& i
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* K- T. i; u" K7 D# }" UMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
1 v, e% A+ w4 j9 ]! MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
. X' g5 F2 ^5 Q, wEDMA3_TRIG_MODE_EVENT);6 t) M: ]& J' x% D
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ; v0 I9 E0 u2 E+ _) V& C
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */) P5 w$ \  B4 k+ O- w: w) B( Q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ o; M8 Z5 r5 s, @: Q. x& EMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */- f. ~7 ?3 Z9 @8 Y
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */7 [8 [: Z  `; W- x/ }
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);5 k5 ]  f* r9 D+ C
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ r1 A) O. G) Q1 i4 `5 [- s; ?4 q}

" [0 Y1 t: m) P, H# e1 ]0 A( ^( I' f
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
# O4 D& N1 d( h8 S* [, e) V# I* p
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-8-7 00:52 , Processed in 0.042374 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表