MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
1 m, _5 u' b6 X5 x3 ]input mcasp_aclkx,
input axr0,
, P) B. n8 |9 O7 |0 I, ?% i* M
; V( z5 D) f+ N: e% Foutput mcasp_afsr,
output mcasp_ahclkr,
! y, A& c& m+ y/ @7 j1 doutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
! G* H3 ]% b  t! Hassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

; X- [3 u( T+ h. n8 @& ]9 X/ k8 V

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& k, h9 t3 V# }McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, e' n, B0 e# W1 XMCASP_RX_MODE_DMA);
$ R) U: c; y4 SMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) h2 q9 S  E. k7 C# W' {MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 @8 @' Z3 U. Y4 t9 H) RMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 ]4 q9 G7 I) ]McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) i5 W# a6 h5 B, U: j# t5 mMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) K' g& v+ o2 s, N: ]/ A! L5 YMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
: i8 H1 k; r5 W+ c% OMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
0 h9 o) B% ~9 ^& E: t
1 G4 q) }! V# P5 `2 h- \/* Enable synchronization of RX and TX sections */
, t$ S% P( h- P& e8 _. ]! [+ iMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% Y3 R7 r$ l( Y5 |/ n# aMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
% {& q" d" |" U! X** transmitter and one serializer as receiver.
& M& I) `* |1 _' O2 }5 S$ E*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
% }2 }5 s& A5 d; d4 ~( }** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
% ^- ^' K9 }+ s3 C, v3 F7 LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
' X' Y% J# |; H) P- N# i* VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ \) L7 m$ r2 D+ R# XMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
0 Q; C2 q% F& h! g5 K) d| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 Y1 n$ {9 V8 e| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
; j; ?2 X3 A" h( F0 F% b| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: j  |' ?2 M" w* N* a. q2 O# F| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
0 K  y" h2 `$ C, _* t+ F| MCASP_RX_OVERRUN);
" w8 Y: ^- V, ^- w# J}

static void I2SDataTxRxActivate(void)
7 a* u2 F5 Z: \% i; u, T3 g{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( R8 F! B2 A' J% v% {3 O) l* _McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
* C2 E  F' g$ M2 W3 z! N1 x4 _EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( W! _4 R. N1 v! U# L7 r0 ^EDMA3_TRIG_MODE_EVENT);
) V8 E0 q6 P0 r; ?( p0 q+ K4 gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; H* U% F3 M% h: E$ d! P" |  UEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
2 e! _+ a. c2 S9 @( uMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 y! O7 w; \8 Z5 VMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
% v! C/ {& l* L, qMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

/ B3 o2 Q$ q- _1 H3 S9 r, n/ T8 W

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 ~% v, K! d1 }% f