MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
& j1 v4 {$ H$ q9 K% Einput mcasp_aclkx,
! y) S. q3 Y* @( v6 u+ |1 tinput axr0,
- x) a3 j# H% _- `4 J
output mcasp_afsr,
/ c! [+ G/ O9 {: U# L4 Eoutput mcasp_ahclkr,
5 A% g' \2 [, a; m% toutput mcasp_aclkr,
* H6 U/ v! U+ }8 o% t% soutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
  Y! M9 [' u0 Fassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

& z+ I  J$ Z7 V8 z. x4 e( H

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
- ^8 T) Z5 i3 w4 X1 M! g: j) C% bMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
9 g5 h, _* D! QMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
5 r. J( f6 x' b4 p! g9 EMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 ~4 B3 H3 S: o% W: [' B' {MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! G( m+ m3 ~* L# CMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* A& G" }$ U  n/ x6 i# oMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. a, ~3 C- j4 W0 s5 C1 yMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) {9 [- Y1 W5 G6 r# n5 VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! n* J4 |4 v* h0 v0x00, 0xFF);

/* configure the clock for transmitter */
  d# X. v5 \0 eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  |2 _1 E3 a2 }8 l8 v9 CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

- v; D8 T4 G, D7 ]$ E! |9 l5 E/* Enable synchronization of RX and TX sections */
- w& _5 W0 @7 B" P8 d/ y) F) tMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
" u! b" A- }& k) m& L' k" o' u/ q1 q9 U** Set the serializers, Currently only one serializer is set as
( r4 R1 Q( A! ^5 @! Z: }# i** transmitter and one serializer as receiver.
" q4 f9 |8 x) }6 p" b*/
! p/ G! r4 h0 G* x) C) P. yMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( u6 j7 L. f; y1 C; a6 I** Configure the McASP pins
. [8 @' ^! L- ^. y6 \- D. D; Z** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
* M' D' e, o. ~! F' k/ t$ L8 ]*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
% O. U- q! X  {: J+ S$ k! t| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
. i; j/ }$ k9 G- KMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
" ]: }+ G: j& l) @9 ]/ ~$ k| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
3 h8 Q  k7 @$ P+ Z/ F& v( g| MCASP_RX_CLKFAIL
1 V2 {5 e; L& K1 R; d8 ^| MCASP_RX_SYNCERROR
& n  w/ k0 |) y6 ?7 p, \- ^| MCASP_RX_OVERRUN);
% l0 y- E  n+ f: S}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
9 s& D2 X' e" \" n, G$ NMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( A3 j; X. O5 ~0 n& `) E9 dMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
( `5 R. P6 |$ d' z/ L' IEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' d% s8 \) Q, `  h% g" DEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
2 `' y5 x5 Y8 [# i5 ?) D) Rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, G/ y5 j0 B$ mMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

8 p  O/ l: l  b, ^4 ]& Q

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.