MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 13197|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,/ c- V: l: D5 d" Q, f: _/ [
input mcasp_ahclkx,( Q" N# O: ?# X1 }3 r( w
input mcasp_aclkx,
' z+ i$ ^1 K, \. s; ^2 f) C7 Binput axr0,% H/ o  v! f2 H! b2 v

& Z  M) Y! M! x: H: ~( w( b1 goutput mcasp_afsr,: {( Z. B. j" f7 a
output mcasp_ahclkr,
6 z) C! _+ p: y5 R6 Aoutput mcasp_aclkr,  X2 R0 C( Z% o7 u8 P7 Q6 b* z4 K4 s; q
output axr1,
4 }' `/ B7 L) n" P8 X
assign mcasp_afsr = mcasp_afsx;
7 i& Q, `6 R: k7 e$ [7 Massign mcasp_aclkr = mcasp_aclkx;
8 J0 d" \% C/ ^, Wassign mcasp_ahclkr = mcasp_ahclkx;
2 j* U$ {# M, M9 P, eassign axr1 = axr0;

, {% ]! _! A' _9 A2 Z% d$ H# s, A! C$ {0 d2 R. O6 l5 @7 q
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
0 ?- T* d4 p8 Q  @" i5 u9 e
static void McASPI2SConfigure(void)
! w0 W6 j& L9 s2 c+ E{" [9 G& x. E5 ]
McASPRxReset(SOC_MCASP_0_CTRL_REGS);- A, N- a( J; e. }' Z; r
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
0 c( ]! T' Y4 Q% p6 l, Q5 Z4 RMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);; |; A. G; t- G7 M0 |& a! M
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
4 k9 v# ]0 v. _, @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ x% M% {. @* o! D6 A9 G7 |" j- zMCASP_RX_MODE_DMA);
  R$ U& }) g8 G/ ]* R+ kMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. a7 Z5 H1 w9 A# l* K
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */3 K0 W6 M. B( [; ?
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. O3 w: R$ l; `% a8 L4 q& r% vMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. {' ~" L; v/ i  b/ H6 DMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, + i9 ]: E. h$ q  U
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */( l. e* [$ @7 F  f
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);; T: k, y8 ~( r! k# F% ?# }: ]
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) Q" J# U! s) A! ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,' h  z9 I0 E+ d, X% b  e
0x00, 0xFF);
/* configure the clock for transmitter */, V1 f6 ?; w2 |7 Y
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);0 e' X/ K7 K' ?" {4 r
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);   W2 {. ^! O- @  q6 C
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
; C# \9 g8 {6 J% ^9 p) S0x00, 0xFF);' Z+ ~9 z% W' b
# V9 O1 f7 A  A. Z
/* Enable synchronization of RX and TX sections */
5 [: u* H# r! a$ TMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */# Z3 X8 J. T) O
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  d% L) |6 v2 CMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
4 R& ?, _/ y2 M7 \3 Y# K9 P" H** Set the serializers, Currently only one serializer is set as* t: ~& W9 L4 U
** transmitter and one serializer as receiver.& I3 t( K6 O1 i" \9 X' s, @
*/
) L6 g3 S, ?2 h: S! hMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ ]( b7 E6 b) h6 u& E: X8 UMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
) b) K3 }& Z7 ?( q8 A5 `** Configure the McASP pins
  R8 m* S/ c/ z& K** Input - Frame Sync, Clock and Serializer Rx
, c. E/ [8 X1 ^% b( j. W: p** Output - Serializer Tx is connected to the input of the codec
+ C; R7 O: ~9 B. L*/& K! F1 F* j( U& ~3 U- H4 X
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);" A6 e3 F+ q( D: T2 T& ?) L
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 h6 `1 J% V2 ?. H( B& fMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX( o+ m6 r. i; M0 R' z$ X
| MCASP_PIN_ACLKX
+ O! j  A0 d4 y9 W| MCASP_PIN_AHCLKX3 X3 M% e/ c2 N& m1 z, I
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
4 M+ y9 o. u) L: x5 {  t9 `McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR $ N$ Y5 i% U) c/ [' w, z
| MCASP_TX_CLKFAIL # p0 `" d9 @7 }
| MCASP_TX_SYNCERROR
# U& p- r- _% B* [| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR % i, ?1 V) b: E& ~( z
| MCASP_RX_CLKFAIL
9 q& J; V: m2 N7 G+ |3 G+ {| MCASP_RX_SYNCERROR
7 K4 d! R$ O8 M| MCASP_RX_OVERRUN);
  q5 _* m8 v' P8 e}
static void I2SDataTxRxActivate(void)
: l1 w/ f. H8 C' r{8 f" V2 Q  w! W+ X# w6 m8 R* I8 [
/* Start the clocks */8 @+ ?% {+ [5 @- W7 y/ w) b/ R
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: o/ {& p0 v4 b3 N7 {! P' gMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */, o) W) V$ G" j3 D
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
/ y: m- y5 H& O* GEDMA3_TRIG_MODE_EVENT);5 c$ H/ p& A; A8 I7 J$ _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ @% i3 u. S8 v! v! m7 d/ a4 {6 w5 kEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */  c2 l% Y$ r, D( _
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 c9 d* D) c3 H$ `8 [7 E; }McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */0 x* U9 k4 O" J0 W" }
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
7 @5 J- }+ y, o* u9 ?% nMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);+ [& T7 O/ i+ X
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' M4 u0 Y6 a' S}

/ L! [+ S# A) N1 P. F5 ^4 |) U2 ]
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: \4 d( E3 T1 m' H/ M# Y
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-9-10 22:34 , Processed in 0.044199 second(s), 28 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表