MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; n' N1 n5 Y7 V5 `$ t0 ?) [  Y1 Finput mcasp_ahclkx,
input mcasp_aclkx,
1 K- C: x4 O( B$ O$ |6 zinput axr0,

; u- F. G. O5 r" Woutput mcasp_afsr,
  B4 r0 R7 C# S4 D  Soutput mcasp_ahclkr,
output mcasp_aclkr,
0 D$ g, ]6 u5 G3 Foutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
; S# G; I9 p+ U" tassign axr1 = axr0;

: ~& ^: x, j. D

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

+ r* O+ ~; L$ w/ u2 R. G, G. Z" D

static void McASPI2SConfigure(void)
{
0 q/ g- K8 V6 ]/ ?- T6 uMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 [6 g; f4 t$ a. N. V6 hMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
; ^0 i  v4 i$ l. J% v( GMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
! ]4 B) m. j% o; B5 T  Z; VMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
4 g, ^$ O) K" v4 zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ V: H; w3 S% z4 z2 uMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 o) g. P: b. \7 [/ z2 \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! j% V5 a) [$ U. _, F8 Q' j$ i4 C$ pMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
3 x9 E  @8 p, o; Q/ l3 s$ D. QMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# H1 O4 F5 q5 g: GMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) H3 n; w1 j* R& f1 R, sMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" v) ?8 N0 E( S& j3 p0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
# v; a# n/ u  F+ Z5 [! \1 }0 AMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) G7 z! t2 a6 v7 d7 tMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
: Y0 ~; K) o. J( s) ?7 z( hMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 D# b1 P5 f6 U/ \8 s7 c** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( x& y: ^/ Q1 A. T  C' o' DMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
+ b7 Y9 h2 {6 z1 |' [; s** Configure the McASP pins
1 a/ r1 I4 N  @  y+ f" G. L** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
* y2 c5 I, V) E! t$ S. j: u% _*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ X3 i# Z# n: y* f& f5 ~+ i| MCASP_PIN_ACLKX
6 \0 ]; V$ Z3 k# f| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
% o. T5 M: U2 D6 f) e| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
) A$ Y6 y# Y) L5 W$ `# c| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
$ m4 K# ~4 i/ d' f* B8 ]| MCASP_RX_SYNCERROR
' A; v2 [; X0 e/ ?0 K6 o) @| MCASP_RX_OVERRUN);
/ O7 G/ i3 L+ v, ?% M8 n( w}

static void I2SDataTxRxActivate(void)
{
: S- m6 M5 g& d  X6 h6 T/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
$ C* J; x: F5 t! {/ s( C$ J( \1 XEDMA3_TRIG_MODE_EVENT);
7 R9 [* k+ Z6 SEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ ]# r; c  t+ v' X# V$ sEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
' ?# P5 Z* E3 p  t) pMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 _5 h2 R2 _, b5 TMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
" T9 h4 |% g6 O* Z5 w! u/ K4 h) pwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

6 U+ s' |/ ~8 C" v" m) `0 I! m

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.