MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
1 W3 L/ ^) N$ y, C$ p, e/ yinput mcasp_ahclkx,
' h8 s" o& O# qinput mcasp_aclkx,
input axr0,

. v9 `# K; n+ Soutput mcasp_afsr,
0 ]* {/ `6 N' l1 }" W; doutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
) k4 z/ z- |* e- R3 Z# K# F5 ]assign mcasp_aclkr = mcasp_aclkx;
* b* i) y! i+ i' z$ u& R$ [6 l& xassign mcasp_ahclkr = mcasp_ahclkx;
: I3 j8 Y& N7 }- G! A' yassign axr1 = axr0;

; s& W  A7 m. n6 X$ f; a" q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
* {- z, H$ i) Q$ [  a4 G{
6 m! ~1 T& [3 @* E1 p2 M# n, l0 dMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
& i  L9 @: d- W+ l' Y( bMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
. P. u' u0 t& E' U3 fMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, b, O: s) Y. S- w6 `( UMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
0 C" R( ~  Z* \  y0 M9 {McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; b+ g0 x: H' z) z0 n/ L7 eMCASP_RX_MODE_DMA);
7 V- v; ?" e# N7 rMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 ~+ N) t+ {5 U: B7 A+ hMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
$ G! ?8 Q2 ~5 }  v& u% WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
" w! s) B3 P" y1 a* f( EMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 g9 J% J* J1 R4 O6 z! k0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 u3 Q6 w& G; Z7 T5 SMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 J7 e- m' _1 W) @( I0x00, 0xFF);
/ z; K; ?% [) G* c- A. d1 j: W" x
$ a  M9 s* u% v/ h- _8 n+ f& w: D' ^/* Enable synchronization of RX and TX sections */
8 C& X8 s3 N  NMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
% w1 C0 w% Y2 f4 ^*/
& a! u0 [; z4 w9 q& J9 UMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
+ S( x# {0 g$ t$ @6 PMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
6 V& {) B+ u" e3 `% y* U- y** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
0 H, }* A0 q! f** Output - Serializer Tx is connected to the input of the codec
2 R2 W3 e" U" p' _*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! t- h! j6 T" J' i. i| MCASP_PIN_ACLKX
" ^) z. D) m) U) p| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
0 t4 ~1 Y: G  p* ]2 f# g$ _% VMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
/ ~+ d4 J; n& h+ F0 N2 a| MCASP_TX_SYNCERROR
8 @0 `* Y9 \. u, V# X| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
( ~. K' W* }. S* p# y3 C}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
1 I- ?1 f& W7 A# YMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
) g/ ~" ]; m1 h, Z8 \3 QEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
+ ?2 b' m- r, m" n6 k2 v6 HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
1 [! ^8 `  O7 J* Q+ R# uMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: r) C1 X6 x( n1 xMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
- z( j9 {, Y* R9 f# r- gwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. B' f) i  o8 x}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

1 {# p- C2 Y5 C0 J+ {/ B4 V