MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
5 u/ r: I3 _. X2 n8 Einput axr0,
2 Y4 g7 {, J$ E1 h
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
5 P6 d4 J( O2 i! z7 [8 H- O* youtput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

7 z5 q0 C5 t+ J* t) j' K5 h
- O! r- X3 R; G; [8 u8 K+ G

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

, r) r. l5 f' J

static void McASPI2SConfigure(void)
5 B" Y3 Y( X$ e1 u' {/ F{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 A' i4 v% y/ B7 O5 T6 X# TMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 c' l/ w; T: q9 v" DMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 e* ^" e6 t, `1 m/ ZMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) H, R8 h. L* O5 uMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
9 {8 p1 A7 [2 F% DMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
4 _- s8 r" O1 p/ M" F0 ]McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 \/ H' E4 Z: Y/ ]  `; ]MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
$ a3 n( C$ K) IMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
5 t4 F* z# q1 n9 x% `McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
% h$ Z$ E  l0 r1 ]) @0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
3 J6 b' M8 n: H  [9 DMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
& [2 i( R; y  _6 f0x00, 0xFF);
4 \# a7 i9 O7 I+ s) O
' i! Z- t2 p: s3 O& {' @. A3 w$ z/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  P9 @  y; l* L8 Z# v* s  g1 vMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
4 ^. L5 ?  D' l9 \" D. K** Set the serializers, Currently only one serializer is set as
; Q- O2 G/ Y! I** transmitter and one serializer as receiver.
7 E! v0 {/ X# p9 |*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
4 }4 v7 R* E  u7 w: d& A, Y** Configure the McASP pins
2 `5 B7 h" F9 z9 `0 C** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
- l: ~4 I" R& B$ q0 C, hMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
' D0 d7 t. y6 ~+ z2 Q) b& W! ]; }McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
, W" V& H& e8 d! _" G& WMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 t# Z5 V  p- U. }' ?7 q* n4 J+ K| MCASP_PIN_ACLKX
( ?8 f1 t* F8 L+ z# j0 @) z$ H  A| MCASP_PIN_AHCLKX
5 }5 j3 g8 z% J0 H4 {8 x4 ]| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 j) H$ h$ b1 n% N$ u$ h( N/ {McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 g9 f: t) Z  l, o| MCASP_TX_CLKFAIL
0 i  J5 o' M! C; `9 @$ Q| MCASP_TX_SYNCERROR
& ^* V+ W% k" y* d. b+ M" I| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
1 ^4 k! @! R+ [% q8 d; H" a# G* }| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
$ H5 ^/ w% L: l/ l) ?/* Start the clocks */
* e4 z& V- ?2 T+ [% nMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
7 q+ J/ B; G% @; k$ V5 _) VEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
8 K6 }2 B8 J+ d7 M5 ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 v* \9 l- W8 i' J" e}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.