设为首页收藏本站

开启辅助访问切换到宽版

嵌入式开发者社区»社区首页 › Xilinx ZYNQ SoC › Zynq-7010/7020/7035/7045/7100 › 关于PL端通过AXI_HP总线写DDR3动态调整数据位宽的问题 ...

发新帖

查看: 6644|回复: 1

上一主题

下一主题

[未解决] 关于PL端通过AXI_HP总线写DDR3动态调整数据位宽的问题

0 主题	31 帖子	1402 积分

Rank: 8 Rank: 8

积分: 1402

发消息

楼主

发表于 2019-9-20 15:17:37 | 显示全部楼层

【总线切换】模块你是用了AXI Interconect IP核，还是自己写的逻辑？

回复支持反对

使用道具举报

发新帖

|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 )

GMT+8, 2024-5-4 20:11 , Processed in 0.034614 second(s), 23 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表