嵌入式开发者社区

标题: OMAPL138+FPGA 的核心板问题请教 [打印本页]

作者: gchengdy 时间: 2015-7-19 23:24
标题: OMAPL138+FPGA 的核心板问题请教
本帖最后由 gchengdy 于 2015-7-20 08:31 编辑

我打算用 OMAPL138+FPGA 的核心板，设计产品，请教一下问题，谢谢解答！
1，请问OMAPL138+FPGA核心板上的 FPGA_DONE, FPGA_PROMGRAM, FPGA_SUSPEND 管脚是什么用途，必须和OMAPL138的特定管脚相连吗？
2，OMAPL138+FPGA核心板上的FPGA管脚输出可以直接驱动光耦吗，还是要通过缓冲器再连接光耦？
3，请问OMAPL138+FPGA核心板上给FPGA提供的晶振频率是多少？我看见 SOM-TL138_1808_6748F核心板内部信号列表上说是24MHz，但是看你们提供的 FPGA demo 里时钟是50MHz。

作者: Abner 时间: 2015-7-21 09:14
1、请悬空（相关电阻空贴），目前并未提供该接口驱动。用于FPGA启动控制
2、建议通过缓冲器再接
3、24MHz，您看到的50MHz应该是我司另一个产品的驱动程序。

作者: gchengdy 时间: 2015-8-2 18:43
本帖最后由 gchengdy 于 2015-8-2 18:45 编辑

1，请问核心板的时钟为什么要选为24MHz？
2，我需要使用PLL产生100MHz，30MHz，10MHz的时钟，如果输入是50MHz的话不会输错，但是输入是24MHz的话MAP时就会报错，请问该怎么处理？
下面是50MHz，可以编译通过
[attach]384[/attach]
下面是24MHz，MAP是就出错了
[attach]385[/attach]
[attach]386[/attach]

作者: Abner 时间: 2015-8-4 09:24
24MHz是我司推荐平率，如您需要其他时钟源，可从核心板外引管脚输入。
24MHz配置100MHz时钟可以通过，但可能会有误差；请按IP核计算数据为准

欢迎光临嵌入式开发者社区 (https://51dsp.net/)