XiLinx spartan-6系列的FPGA开发板调试DDR3问题 - Spartan-6 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 4747|回复: 1

XiLinx spartan-6系列的FPGA开发板调试DDR3问题

[复制链接]

5

主题

9

帖子

67

积分

注册会员

Rank: 2

积分
67
发表于 2017-3-29 15:31:45 | 显示全部楼层 |阅读模式
使用XiLinx spartan-6系列的XC6SLX25T-FGG484的FPGA开发板调试DDR3,型号使用MT41K256M16HA,由于PCB硬件上没有将FPGA上Zio和rZQ两个引脚拉低,DDR3调试不成功,硬件上通过跳线将这两个引脚拉低,但是还是失败,请问能够通过跳线串联电阻将引脚拉低吗?请问能不能通过软件配置引脚将其拉低?或者还有没有其他解决办法?
回复

使用道具 举报

0

主题

30

帖子

1212

积分

创龙

Rank: 8Rank: 8

积分
1212
发表于 2020-8-7 13:58:20 | 显示全部楼层
您好,请检查Zio和rZQ两个引脚是不是受其他线路影响并且FPGA驱动能力不足,导致FPGA拉不低Zio和rZQ
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-3-29 00:13 , Processed in 0.036975 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表